Поиск по базе сайта:
1. Поняття системної плати icon

1. Поняття системної плати




Скачати 193.74 Kb.
Назва1. Поняття системної плати
Дата конвертації15.11.2012
Розмір193.74 Kb.
ТипДокументи
1. /AKC/БЛАНК_контролю_нау.doc
2. /AKC/КОНТРОЛЬНА_АКС.doc
3. /AKC/ЛЕКЦIф_м1/01_ЛЕКЦIЯ__1.doc
4. /AKC/ЛЕКЦIф_м1/02_ЛЕКЦIЯ__2.doc
5. /AKC/ЛЕКЦIф_м1/03_ЛЕКЦIЯ__3.doc
6. /AKC/ЛЕКЦIф_м1/04_ЛЕКЦIЯ__4.doc
7. /AKC/ЛЕКЦIф_м1/05_ЛЕКЦIЯ__5.doc
8. /AKC/ЛЕКЦIф_м1/06_ЛЕКЦIЯ__6.doc
9. /AKC/ЛЕКЦIф_м1/07_ЛЕКЦIЯ__7.doc
10. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/01_x86.doc
11. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/02_Поколiння_процесорiв_з_1_по_7.doc
12. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/03_Процесори_молодших_поколiнь.doc
13. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/04_Мiкропроцесори_шостого_поколiння.doc
14. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/05_Архiтектура_IA64.doc
15. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/06_Огляд_сучасних_процесорiв.doc
16. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_00_ЛЕКЦIЯ__8.doc
17. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_ПРОЦЕСОРИ_мат.doc
18. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_Типи процесорiв.doc
19. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_01_ОРГАНIЗАЦ_ПАМ+.doc
20. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_02_ДИНАМIЧНА_ПАМ+.doc
21. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_03_ТАЙМIНГИ+.doc
22. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_а_ЛЕКЦIЯ_ОП.doc
23. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_б_ЛЕКЦIЯ_Таймiнги.doc
24. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_в_ЛЕКЦIЯ_Огляд_ОП.doc
25. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_00_Фiзична структура HDD.doc
26. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_01_НАКОПИЧУВАЧI_+.doc
27. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ЛЕКЦIЯ_RAID_.doc
28. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ПРИСТР_ЗБЕРЕЖ_ДАНИХ_1+.doc
29. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_03_IDE.doc
30. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_04_SCSI_.doc
31. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01_ШИНИ_розширення.doc
32. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01а_PCI.doc
33. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01б_PCI_express.doc
34. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_00_Iнтерфейси.doc
35. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_01_СОМ.doc
36. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_02_LPT.doc
37. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_03+06_Iнтерфейси.doc
38. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_04_USB+FireWire.doc
39. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_05_Fibre Channel.doc
40. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_07_Bluetooth.doc
41. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_08_IrDa.doc
42. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_Вiдесистема.doc
43. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_вiдеоадаптер.doc
44. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_01_Аудио_ГУК_Р12.doc
45. /AKC/ПИТАННЯ+модуль2+акс.doc
46. /AKC/ПИТАННЯ_МОДУЛЬ_ь1+.doc
47. /AKC/тесты с ответами.doc
Національний авіаційний унуверситет
Завдання на контрольну роботу завданям курсової роботи з дисципліни «Архітектура комп’ютерних систем»
Тема 1 Класичні основи побудови еом. Покоління комп’ютерів
Тема 2 Основні архітектури кс
Тема: Системні ресурси Системними ресурсами
Тема: Системні ресурси. (продовження) Система переривань
Тема: Системні ресурси (продовження) Прямий доступ до пам'яті dma
1. Поняття системної плати
Тема організація введення-виведення І bios
X86 Intel 80x86
Архітектура і мікроархітектура процесорів. Покоління процесорів
Мікропроцесори фірми Intel молодших поколінь
Мікропроцесори шостого покоління
Архітектура ia-64
Arhitektura komp system
Рис 1 Верхній рівень структурної організації комп‘ютера
Зміст Введення
Тип процессора Микро-архитектура
Підсистеми пам'яті
Динамічне озп. Конструктивні особливості
Таймінги пам'яті поняття «таймінгів»
Тема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом»
Тема 13. Таймінги
Arhitektura komp system
Тема 14. Фізична структура жорсткого диску
Жорсткі диски. Введення 2 Фізичний пристрій жорсткого диска 2
Raid-масиви початкового рівня Що таке raid?
Устройства хранения данных
Интерфейс ide ata/atapi и sата
Arhitektura komp system
8. pci/pci-x
Шини pci/pci-x
Шина pci express Шина pci express
Usb fireWire ps/2 ata (ide)/ атарі
Інтерфейс rs-232C — com-порт
Паралельний інтерфейс — lpt-порт
Універсальна послідовна шина
Usb (Universal Serial Bus універсальна послідовна шина) є промисловим стандартом розширення архітектури рс, орієнтованим на інтеграцію з телефонією І пристроями побутової електроніки. Версія 1
Fibre Channel Fibre Channel
Arhitektura komp system
Arhitektura komp system
Arhitektura komp system
Тема 11. Відеоадаптер
Img src= 44 html 2f3a33e
Питання до модуля №2
2) Основні компоненти машини фон Неймана 3) Які покоління комп’ютерів характеризуються децентралізацією управління процедурами вводу-виводу (системи переривання програм)
Які принципи програмно-керованих еом не використовувалися Нейманом

  1. Синхронізація та потоки даних.

  2. Чіпсети і плати. Формфактори материнських плат.


1. Поняття системної плати

Системна (system board), або материнська (motherboard), плата персонального комп'ютера є основою системного блоку, що визначає архітектуру і продуктивність комп'ютера. На ній встановлюються такі обов'язкові компоненти:

  • Процеср(и), а для процесорів 8086-80386 і співпроцесор;

  • Пам'ять: постійна (ROM або Flash BIOS), оперативна (DRAM), а для старих процесорів і кеш (SRAM);

  • Обов'язкові системні засоби вводу-виводу: контролери клавіатури, переривань, DMA, таймери, CMOS RTC, засоби управління динаміком;

  • Кварцовий генератор синхронізації;

  • Схема формування скидання системи за сигналом PowerGood від блоку живлення або кнопки Reset;

  • Схема управління блоком живлення (відсутній на платах AT);

  • Регулятори напруги (Voltage Regulation Module, VRM);

  • Засоби моніторингу стану сістемного блоку: вимір швидкості обертання вентиляторів і температури процесора й інших «гарячих» компонентів; вимірювачі живлячих напруг; сигналізатори несанкціонованого доступу і т.п. Ці засоби дозволяють програмно (через програмне забезпечення, яке завантажується, або меню CMOS Setup) знімати покази вимірювальних приладів і датчиків, а також, у разі відповідного налаштування, виробляти переривання, які сигналізують про критичні події, і, навіть, вживати екстрених заходів (аж до вимикання живлення при перегріві);

Крім цих суто обов’язкових засобів на більшості сучасних системних платах встановлюють і контролери НГМД, інтерфейси СОМ- і LPT-портів, 4-6 портів USВ, пару каналів АТА і/або 2-4 порти SATA. Часто до цього набору додають і контролер FireWire (1394), а також адаптер локальних мереж. Існують системні плати з інтегрованими відео-, аудіо- та іншими пристроями, які забезпечують повну функціональність комп'ютера без карт розширення.


2. Типи архітектур системної плати

Архітектура системної плати пройшла від шинно-мостової до хабової, осібно тримається архітектура HyperTransport. Незалежно від архітектури системної плати та фізичної реалізації з'єднань всі сучасні периферійні пристрої (або контролери та адаптери інтерфейсів) представляються логічними пристроями (точніше функціями). Стандартний набір атрибутів PCI забезпечує зручний єдиний інтерфейс конфігурування пристроїв. Цей інтерфейс підтримується і в PCI-X, і в PCI-E; він враховується і в HyperTransport. Традиційні (legasy) пристрої, такі як PIC 8259A, DMA 8237A, COM і LPT-порти та інші аксесуари, в плані конфігурації тримаються окремо – їх конфігурація є статичною і не змінюється протягом понад двох десятків років.

3. Шинно-мостова архітектура

У шинно-мостової архітектури є центральна магістральна шина, до якої інші компоненти підключаються через мости. У ролі центральної магістралі спочатку виступала шина (E)ISA, потім її змінила шина PCI. Шинно-мостова архітектура чіпсетів проіснувала довгий час і пережила багато поколінь процесорів (від 2-го до 7-го). Переміщення вторинного кеша з системної плати на процесор (Р6 і Pentium 4 в Intel і К7 в AMD) дещо спростило північну частину чіпсета. В ній не треба керувати статичною кеш-пам'яттю, а залишається лише забезпечувати когерентність процесорного кеша з основною пам’яттю, доступ до якої можливий і з боку шини PCI.




Рис. 8.1. Шинно-мостова архітектура на прикладі AMD-760

Шина PCI в ролі головної магістралі утрималася недовго: відеокартам з 3D-акселератором її пропускної здатності, що використовується спільно всіма пристроями, виявилося недостатньо. Тоді й і появився порт AGP як виділений потужний інтерфейс між графічним акселератором і пам'яттю (а також процесором). При цьому завдання північного мосту ускладнилися: контролеру пам'яті доводиться працювати вже на три фронти – йому посилають запити процеср(и), майстри шини PCI (і ISA, але теж через PCI) і порт AGP. Пропускна здатність AGP в режимі 2х/4х/8х становить 533/1066/2133 Мбайт/с, так що шина PCI за продуктивністю стала вже другорядною. Однак у шинно-мостовій архітектурі вона зберігає свою роль магістралі підключення всіх периферійних пристроїв (крім графічних). В якості потужного представника шинно-мостової архітектури можна розглядати чіпсет AMD-760 (рис. 8.1 ). Тут є первинна шина PCI на 64 біт і 66 МГц, яка являє собою «екватор», і вторинна для підключення рядової периферії.

Шина, до якої підключається безліч пристроїв, є вузьким місцем з ряду причин. По-перше, із-за великої кількості пристроїв, підключених (електрично) до шини, не вдається підняти тактову частоту до рівня, досяжного в двоточкових з'єднаннях. По-друге, шина, до якої підключено безліч різнотипних пристроїв (особливо розташованих на картах розширення), обтяжена вантажем зворотної сумісності зі старими периферійними пристроями. Наприклад, передбачені можливості підвищення продуктивності PCI використовуються не завжди: розширення розрядності до 64 біт обходиться занадто дорого (велике число провідників породжує свої проблеми), а підвищення частоти до 66 МГц для шини можливо лише, якщо всі її абоненти підтримують цю частоту. Досить встановити одну «просту» карту PCI, і продуктивність центральної шини падає до початкових 133 Мбайт/с. Те саме можна сказати і про PCI-X. Досить підключити до неї один застарілий пристрій PCI, і всі протокольні удосконалення будуть відмінені.


4. Хабова архітектура

З введенням високошвидкісних режимів UltraDMA (ATA/66, ATA/100, а потім і АТА/133) зв'язок двоканального контролера IDE з пам'яттю через шину PCI стала вже дуже сильно навантажувати цю шину. Крім того, з'явилися високошвидкісні інтерфейси Gigabit Ethernet, FireWire (100/200/400/800 Мбіт/с) і USB 2.0 (480 Мбіт/с). Відповіддю на ці зміни в розстановці сил став перехід на хабову архітектуру чіпсета (рис. 8.2).



Рис. 8.2 Хабова архітектура на прикладі чіпсета i820E

У даному контексті хаби – це спеціалізовані мікросхеми, що забезпечують передачу даних між своїми зовнішніми інтерфейсами. Цими інтерфейсами є «прикладні» інтерфейси підключення процесорів, модулів пам'яті, шин розширення і периферійні інтерфейси (ATA, SATA, USB, FireWire, Ethernet). Оскільки до однієї мікросхеми всі ці інтерфейси не підключаються, чіпсет будується, як правило, з пари основних хабів (північного і південного), пов'язаних між собою високопродуктивним каналом.

Північний хаб чіпсета виконує ті ж функції, що і північний міст шинно-мостової архітектури; він пов'язує шини процесора, пам'яті і порту AGP. Проте на південній стороні цього хаба знаходиться вже не шина PCI, а високопродуктивний інтерфейс зв'язку з південним хабом (рис. 8.2). Пропускна здатність цього інтерфейсу складає 266 Мбайт/с і вище, залежно від чіпсета. Якщо чіпсет має інтегровану графіку, то в північний хаб входить і графічний контролер з усіма своїми інтерфейсами (аналоговими і цифровими інтерфейсами дисплея, шиною локальної пам'яті). Чіпсети з інтегрованим графічним контролером можуть мати зовнішній порт AGP, який стає доступним при відключенні контролера. Є чіпсети, у яких порт AGP є суто внутрішнім засобом з'єднання вбудованого контролера, і зовнішній графічний контролер до них може підключатися тільки по шині PCI.

З появою PCI-E архітектура не надто змінилася: північний хаб (міст) замість порту AGP тепер пропонує високопродуктивний (8х або 16х) порт, а то й пару портів PCI-E для підключення графічного адаптера. Малопотужні (1х) порти PCI-E можуть надаватися як північним, так і південним хабами (це вирішує розробник чіпсета). В останньому випадку кореневий комплекс PCI-E розподіляється між двома мікросхемами чіпсета, пов'язаними між собою "фірмовим" інтерфейсом. Використання PCI-E як єдиної комунікаційної бази всередині чіпсета поки не спостерігається.


5. Архітектура HyperTransport

Технологія (архітектура) HyperTransport (HT) замислювалася як альтернатива шинно-мостової архітектури системних плат. Технологія розроблена компаніями AMD, Apple Computers, Broadcom, Cisco Systems, NVIDIA, PMC-Sierra, SGI, SiPackets, Sun Microsystems, Transmeta. Перший реліз вийшов в 2001 році, в 2003-му – версія 1.10. Колишня кодова назва – LDT (Lighting Data Transport).

Основна ідея НТ – заміна шинного з'єднання компонентів (периферійних пристроїв) системою двоточкових зустрічно спрямованих з'єднань. При цьому досяжна більш висока тактова частота інтерфейсів, що забезпечує їх більш високу (порівняно з шинною) пропускну здатність. Структурна схема комп'ютера архітектури НТ наведена на рис. 8.3. Головний міст (host bridge) забезпечує зв'язок НТ з ядром – процесором і пам'яттю. Периферійні контролери, що вимагають високої пропускної здатності, реалізуються у вигляді НТ-тунелей. В архітектурі передбачається і зв'язок з шиною PCI.

Архітектура НТ забезпечує всі типи транзакцій процесорів і пристроїв PCI, PCI-X і AGP, що використовуються в PC. Транзакції виконуються у вигляді серій передач пакетів різних типів. У традиційних транзакціях цільовий пристрій ідентифікується адресою: читання і запис в просторі пам'яті; введення-виведення в конфігураційному просторі, а також зчитування вектора переривання з PIC 8259A і спеціальні цикли PCI. Для уніфікації транзакцій весь простір відображається на єдиному 40-бітному просторі адрес (обсяг 1 Тбайт), адреса передається в керуючих пакетах. Перші 1012 Гбайт простору виділені для відображення звичайного простору пам'яті (для ОЗП і введення-виведення, відображеного на пам'ять). В 12-гігабайтній області, яка залишилась, розміщуються конфігураційний простір (32 Мбайт), простір вводу-виводу (32 Мбайт), пам'ять SMM. Простір адрес для видачі векторів і підтвердження переривань; 54 Мбайт залишилися в резерві. Транзакції НТ забезпечують програмну взаємодію процесора з пристроями. Існує мережне розширення специфікації, що підтримує обмін повідомленнями (як в мережах), причому можливі й широкомовні повідомлення.

Транзакції виконуються розщепленим способом: ініціатор посилає пакет запиту і дані для транзакції запису, цільовий пристрій посилає пакет і дані для транзакцій читання. Технологія НТ забезпечує впорядкованість виконання транзакцій; є можливість регулювати якість обслуговування (Quality of Service, QoS), що дозволяє організовувати ізохронні передачі.





Рис. 8.3. Архітектура НуperTransport

Сигналізація переривання в НТ реалізується теж пакетами: пристрій посилає повідомлення – виконує транзакцію запису на адресу, вказану йому при конфігуруванні (аналогічно MSI на шині PCI). Оброблювач переривання надсилає повідомлення про завершення обробки переривання (End Of Interrupt, EOI), роблячи запис за іншою адресою, пов'язану з цим пристроєм. Такий механізм сигналізації запитів і підтверджень дозволяє подолати неефективність традиційного для PC механізму переривань за допомогою спеціальних ліній IRQ.

Архітектура НТ заснована на двосторонній пакетній передачі даних між парою пристроїв. Пристрій НТ може виступати в ролі ініціатора або/та цільового пристрою транзакцій. За топологічними властивостями розрізняють кілька типів пристроїв НТ:

  • Тунель (tunnel) – пристрій з двома інтерфейсами НТ; такі пристрої можуть збиратися в ланцюжок (daisy chain), що утворить логічну шину. Ланцюжок підключається до хоста (процесору з головним мостом), який відповідає за конфігурування всіх пристроїв і керує роботою НТ.

  • Міст (bridge) – пристрій, що сполучає одну логічно первинну шину (підключену до хоста) з однією або кількома логічно вторинними шинами (ланцюжками). Міст має набір регістрів, інформація яких дозволяє управляти розповсюдженням транзакцій між цими шинами (аналогічно мосту PCI).

  • Коммутатор (switch) – пристрій з декількома інтерфейсами НТ, за структурою аналогічний декільком мостам PCI, підключеним до однієї (внутрішньої) шини.

  • Тупик, або печера (cave) – пристрій з одним інтерфейсом НТ.

Хост (host) – це «господар шини», що підключається до неї через головний міст і виконує функції конфігурування (аналогічно і сумісно з PCI). Основний варіант топології – ланцюжок пристроїв-тунелів, підключений верхнім кінцем до хоста. Кожен інтерфейс НТ складається з двох незалежних частин: передавача і приймача. Кожному пристрою при конфігуруванні виділяються свої області в адресному просторі. У ланцюжку пристрої-тунелі транслюють пакети зверху вниз (спадний трафік) і знизу вгору (висхідний). Якщо у спадному керуючому пакеті пристрій виявляє свою адресу, він «розуміє», що звертаються до нього і приймає відповідну інформацію (керуючі пакети і дані). Висхідний трафік тунель транслює «наосліп». На отримані запити пристрій відповідає посилкою пакетів вгору, включаючи їх трансльований висхідний трафік. Таким чином забезпечується програмна взаємодія процесора з пристроями. Власні запити на доступ до пам'яті пристрій посилає теж вгору, як і запити (звернення) до інших пристроїв (незалежно від положення цільового пристрою – вище або нижче в ланцюжку). Доставку пакету адресату забезпечує головний міст: він розгортає пакет, прийнятий з ланцюжка (адресований не до ОЗП), і посилає його вниз – так організовується однорангова взаємодія. На пакет, адресований до ОЗП, головний міст організовує відповідь від контролера пам'яті, реалізуючи, таким чином прямий доступ до пам'яті.

Можливі топології, наприклад дерево (з мостами), що дозволяє підключати більше тупикових пристроїв, можливий і ланцюжок з двома хостами (на обох кінцях), який може використовуватися двояко. У першому варіанті забезпечується надмірність (дублювання функцій хоста) та подільність вузлів (доступність обом хостам). При цьому один головний міст становиться провідним, через нього забезпечується конфігурування вузлів. Інший міст стає веденим – він є лише засобом зв'язку другого хоста (процесора) з вузлами. Програмно при конфігуруванні (ініціалізації НТ) ролі мостів можна змінювати. У другому варіанті один з пристроїв розбиває шину (перестає працювати тунелем), в результаті утворюються два хости з своїми короткими ланцюжками власних (неподільних) пристроїв. Із застосуванням комутаторів можна будувати і більш складні топології без використання петель.

Технологія HyperTransport призначена для з'єднання компонентів компьютерів і комунікаційної апаратури, але тільки в межах плати – слоти і карти розширення технологією НТ не розглядаються. Для передачі інформації використовуються два зустрічних односпрямованих набори високошвидкісних сигналів:

  • CAD[n: 0] – шина керування (control), адреси (address) і даних (data) розрядністю 2, 4, 8, 16 або 32 біта, причому в зустрічних напрямках може використовуватися різна розрядність. У передавача сигнали CADOUTx, в приймача – CADINx;

  • CTL – сигнал-ознака, що дозволяє розрізняти передачі пакетів керуючої інформації і даних. У передавача сигнал CTLOUT, в приймача – CTUN;

  • CLK – сигнал синхронізації (по фронту і спаду), для кожного байта CAD искористується своя лінія CLK (їх може бути 1, 2 або 4). У передавача сигнали CLKOUTx, в приймача – CLKINx.

Сигнали передаються диференціальними парами проводів з імпедансом 100 Ом, сигнали – LVDS (низьковольтні диференціальні, рівень1,2 В). Частота синхронізації 200, 300, 400, 500, 600, 800 і навіть 1000 МГц забезпечують фізичну швидкість передачі 400, 600, 800,1000,1200,1600 і 2000 МТ/с (мільйонів передач в секунду), при найбільших розрядності (32 біт) і частоті забезпечує пікову швидкість передачі даних до 8 Гбайт/с. У першій версії гранична частота була 800 МГц, що давало швидкість 6,4 Гбайт/с. Оскільки пакети можуть передаватися одночасно в обох напрямках, можна говорити про сумарну пропускну здатність 12,8 або 16 Гбайт/с. Крім сигналів для передачі пакетів, є сигнали скидання й ініціалізації (PWR0K – ознака стабільності живлення і синхронізації, RESET# – скидання ланцюжка пристроїв), а також управління енергоспоживанням (LDTSTOP# – дозвіл/заборона використання з'єднання при зміні станів системи, LDTREQ# – індикатор активності з'єднання або його запиту пристроєм). Ці сигнали «повільні», їх формують передавачі з відкритим стоком (open-drain). Всі однойменні сигналі ланцюжка об'єднуються, виконуючи функцію «монтажного АБО». Рівні сигналів – LVTTL/CMOS (2.4 В).

За задумом розробників, НТ повинна стати архітектурою побудови PC, однак поки що використовується лише технологія НТ. У наведеному вище прикладі головний міст реалізує интерфейс AGP. У 64-бітових процесорах AMD, в яких застосовується НТ головний міст розміщується в самому процесорі. При цьому у процесора виявляється два інтерфейси: інтерфейс пам'яті (поки що DDR SDRAM) і НТ в якості системної шини. У поширених чипсетах (від VIA, SiS) до інтерфейсу НТ підключається лише північний хаб, що забезпечує лише інтерфейс підключення графічного адаптера – AGP або PCI-E. Південний хаб з'єднується з північним власним інтерфейсом, так що використання НТ як універсальної транспортної структури для безлічі компонентів поки не спостерігається.


6. Північні мости і хаби

Північний хаб (як і міст) визначає основні можливості системної плати:

  • Підтримувані типи процесорів, частоти системної шини, можливості мультипроцесорних або надлишкових конфігурацій. Типи процесорів визначаються протоколами системної шини, яких в даний час кілька:

  • шина Pentium процесорів для сокета 7, Super7 (і сокета 5); частоти 50-100 МГц;

  • шина Р6 процесорів для сокета 8, слотів 1 і 2, сокета-370; частоти 66-133 МГц;

  • шина Pentium 4 для сокетів з 423, 478/479, 603/604 і 775 контактами; частота синхронізації 100-266 МГц при 4-кратному «накачуванні» забезпечує частоту передачі даних 400-1066 МГц;

  • шина EV-6 процесорів Athlon, Duron, Semptron для слота А і сокету А (462 контактну); частоти передачі даних 200-400 МГц (тактова частота в два рази нижче);

  • інтерфейс HyperTransport процесорів з вбудованим контролером пам’яті (Athlon 64, Opteron, мобільні Turion 64 і Semptron) для сокетів з 754 і 939/940 виводами.

  • Типи пам'яті і частота роботи шини пам'яті:

  • DRAM (FPM, EDO, BEDO) з часом доступу 50-80 нс;

  • SDRAM (PC66, РС100, РС133) з частотами 66-133 МГц;

  • DDR SDRAM (РС1600, РС2100, РС2700, РС3200) з частотами 100-200 МГц (частота передачі в два рази вище);

  • DDR2 SDRAM (РС2-3200, РС2-4300, РС2-5300, РС2-5300, РС2-6400) з частотами 200 - 400 МГц (частота передачі в два рази вище);

  • RDRAM (РС600, РС700, РС800, РС1066) з частотами 300, 356, 400 і 533 МГц.

  • Максимальний об'єм пам'яті. На нього впливає низка чинників:

  • число слотів під модулі пам'яті і підтримувані обсяги пам'яті (допустима кількість модулів, що встановлюються при роботі на самій високій частоті шини пам'яті, може виявитися менше, ніж число слотів);

  • максимальна кількість «рядів» мікросхем пам'яті (може обмежувати можливе число встановлюваних двосторонніх модулів).

  • Число каналів пам'яті – поки що один, але для підвищення пропускної здатності застосовуються два канали. Спочатку двохканальність використовувалася тільки для RDRAM (тут менше інтерфейсних сигналів в каналі), тепер є двоканальні контролери DDR SDRAM і DDR2 SDRAM. В обидва канали повинні бути встановлені попарно однотипні модулі (як раніше пари SIMM-72 для Pentium).

  • Можливість та ефективність застосування різнорідної пам'яті (наприклад, DRAM разом з SDRAM в старих платах, SDRAM і DDR SDRAM в більш нових) і модулів з різною швидкодією (різна латентність при однаковій частоті). У ряді випадків різнорідна пам'ять знижує продуктивність обсягу ОЗП.

  • Для старих плат з DRAM – можливість чергування банків (у сучасних типів чергування банків внутрішнє).

  • Підтримка контролю достовірності пам'яті і виправлення помилок (ЕСС).

  • Засоби підключення графічного акселератора (високопродуктивне підключення), для якого вже є кілька варіантів:

  • порт AGP та його характеристики (режим 2х/4х/8х, позасмугових адресацій SBA, швидкий запис Fast Writes); для чіпсетів з інтегрованою графікою цікава доступність порту при відключенні внутрішнього графічного адаптера;

  • слоти PCI-E 8х або 16х для підключення графічного адаптера (1 або 2 порту); слоти PCI-E і може забезпечувати як північний, так і південний хаб;

  • графічний адаптер з інтерфейсом HyperTransport (поки що це теоретичний варіант).

  • Можливості системи управління енергоспоживанням (ACPI або АРМ) – реалізовані енергозберігаючі режими процесора і пам'яті, управління продуктивністю, SMM.

Північний міст плат для сокетів 5, 7 і Super7 визначає також політику запису кешу, застосовувані типи і швидкодія мікросхем статичної пам'яті, можливий розмір кеша і кешована області основної пам'яті. Для сучасних плат без кеша всі ці параметри визначаються процесором, а політику зворотнього запису підтримують вже всі плати.

Північний міст також визначає підтримувані частоти і розрядність шини PCI і PCI-X, можливу кількість контролерів PCI (число пар сигналів арбітра PCI), способи буферизації, можливості одночасних обмінів. Північний хаб на ці параметри вже не впливає, оскільки шини PCI і PCI-X підключаються до південного хабу.


7. Південні мости і хаби

Південний хаб чіпсета забезпечує підключення шин PCI, PCI-X і «малопотужних портів» PCI-E, ISA (але вже не завжди), АТА (2 канали), SATA, USB, FireWire, а також «дрібних» контролерів вводу-виводу, пам'яті CMOS і флеш пам’яті із системним модулем BIOS. У південній частині розташовується таймер (8254), контролер переривань (сумісний з парою 8259 або APIC), контролер DMA для шини ISA і периферії системної плати. Якщо в чіпсет інтегрований звук, то південий хаб (міст) має контролер інтерфейсу AC-Link або HDA Link для підключення аудіокодека, а то й сам аудіокодек. Оскільки шина ISA відправляється у відставку, для контролерів вводу-виводу, раніше підключалися до шини XBUS (практично таже ISA) ввели новий інтерфейс LPC (Low Pin Count). Він, як і випливає з назви, має малу кількість ліній, що значно полегшує розробку чіпсета і системної плати. Флеш-пам'ять може прямо підключаться до шини LPC. Для підключення незалежної пам'яті (EEPROM) хаб може мати додатковий послідовний інтерфейс. Для обслуговування процесорів, що мають додаткову сервісну шину SMBus, а також для підтримки слота CNR хаб може мати послідовний інтерфейс I2С (Inter IС – інтерфейс зв'язку мікросхем). Цей же інтерфейс може використовуватися для читання ідентифікаторів модулів пам'яті (I2С і SMBus – близькі родичі, трохи розрізняються набором команд). У північний хаб інтегрованих чіпсетів вводять і контролер локальної мережі (як правило, Ethernet).

Логічно південний хаб представляється як набір віртуальних мостів і пристроїв, підключених до головної шині РСI. Однак обміни даними з широкополосними пристроями (IDE, SATA, USB, FireWire, Ethernet, AC97 або HDA) на зовнішню шину PCI не виводять.

Південний хаб (або міст) визначає перераховані далі параметри системної плати:

  • Параметри шини PCI (тільки для хабів):

  • версія інтерфейсу і режими (PCI, PCI-X, PCI-X 2.0);

  • розрядність (32 або 64 біта);

  • частота (33 або 66 МГц для PCI, до 133 МГц для PCI--X);

  • допустима кількість контролерів шини (число каналів арбітра, долось впливає на кількість слотів і вбудованих пристроїв PCI).

  • Число малопотужних (4х) портів PCI-E.

  • Параметри інтерфейсів ATА:

  • підтримувані режими UltraDMA – ATA/ 33, ATA/ 66, ATA/ 100, АТА/133;

  • незалежність каналів – електричне розділення каналів, можливість одночасно роботи двох каналів.

  • Параметри інтерфейсу SATA; тип контролера (бажано AHCI), число портів, можливість одночасного використання з паралельною шиною.

  • Число портів і версія шини USB.

  • Наявність інтерфейсу AC-Link або HDA Link.

  • Наявність шини ISA.

  • Можливість емуляції DMA на шині PCI (PC-PCI, DDMA).

  • Можливість моніторингу стану

  • число каналів вимірювання напруг живлення;

  • число каналів вимірювання температури;

  • число каналів вимірювання частоти обертання вентиляторів.

Контролери гнучких дисків, інтерфейсних портів, клавіатури, CMOS RTC можуть входити в чіпсет, а можуть бути реалізовані і на окремих «сторонніх» мікросхемах. Від них залежать наступні параметри системної плати:

  • наявність порту PS/2 Mouse (є у всіх платах АТС);

  • режими паралельного порту (стандартний, двонаправлений, ЕСР, ЕРР, підтримка FIFO і DMA);

  • режими послідовних портів (стандартом вважається сумісність з 16550А та підтримка FIFO і DMA);

  • підтримка IrDA;

  • типи підтримуваних дисководів.


8. Синхронізація та потоки даних

У чіпсеті забезпечується безліч шин, більшість яких синхронні. Питання синхронізації вирішуються по-різному. У чіпсетів для шини Pentium пам'ять завжди працювала на частоті системної шини (60-100 МГц), а частота шини PCI (номінал 33 МГц) була до неї прив'язана коефіцієнтом 1:2 або 1:3. При частоті системної шини 66 або 100 МГц, шина PCI виявлялася або розігнаною, або пригальмованою.

У чіпсета з портом AGP частоту шини пам'яті прагнуть підвищити, інакше пам'ять стає вузьким місцем; до неї звертаються акселератор з AGP, провідні пристрої PCI і, нарешті, сам процесор. При цьому у процесора може бути частота шини всього 66 МГц (як, наприклад, у процесорів Celeron). Для любителів розгонів корисно така властивість чіпсета, як асинхронність – можливість відносно довільного завдання частот системної шини, шини пам'яті, порту AGP, шини PCI. Частота шини LPC і шини підключення хаба з BIOS (FWH) збігається з частотою PCI (33 МГц), і розгін шини PCI тягне за собою розгін і цих шин, однак поведінку їхніх абонентів на підвищених частотах може показати неможливість розгону. Звичайно ж, тут асинхронність умовна – опорний генератор все-таки один, але коефіціент для кожного домену синхронізації (групи тісно пов'язаних вузлів) задається окремо. Таким чином, можна з усіх компонентів «витиснути» максимум продуктивності. Однак за певних співвідношень частот компонентів (як правило, які не рівні степеню двійки) через проміжну буферизацію даних спостерігається зниження сумарної продуктивності системи.

На рис. 8.4 позначені основні компоненти системної плати, що зв'язують їх інтерфейси і основні потоки транзакцій. Кружком на лініях відзначений ініціатор транзакцій, стрілки вказують на цільовий пристрій, напрямок передачі даних може бути будь-яким. Тут же вказана пікова пропускна здатність інтерфейсів всіх компонентів при різних частотах. На рисунку зображено однопроцесорний варіант. Підключення другого (і наступних) процесорів Pentium 4, Р6 і Pentium (якщо це можливо) не підвищує загальну продуктивність шини процесорів (вони поділяють спільну шину). Для процесорів Athlon ситуація інша; оскільки процесори підключаються до хабу виділеними каналами, потреба в пропускній здатності для двопроцесорної шини подвоюється. У мультипроцесорних системах на процесорах з системною шиною HyperTransport питання пропускної здатності ставляться інакше.




Рис. 8.4. Компоненти і потоки даних на системній платі

З рисунка видно, що в плані потоків даних центральним компонентом комп'ютера є пам'ять. Цілком очевидно, що комп'ютер повинен бути збалансований за пропускною спроможністю інтерфейсів. Безглуздо робити пропускну здатність будь-якого інтерфейсу вище пропускної здатності пам'яті – виграшу в продуктивності це не дасть, оскільки швидкість в кожному потоці визначається найменшою з швидкостей його джерела і приймача. Для підвищення пропускної здатності пам'яті допускається застосування другого каналу, що робиться вже в багатьох чіпсетах для DDR SDRAM і RDRAM. Для SDRAM і DDR RDRAM таке рішення технічно обходиться дорожче – занадто багато ліній інтерфейсу, проте ці труднощі вже подолані.

Інтерфейс підключення графічного адаптера (AGP або PCI-E), як правило, є найбільш потужним споживачем пропускної здатності звернень до пам'яті з боку периферії. Наступними за «рівнем домагань» є інтерфейси пристроїв зберігання (ATA, SATA, SCSI), адаптера Gigabit Ethernet, шин FireWire і USB 2.0. Інтерфейси пристроїв зберігання (і самі пристрої) визначають загальну продуктивність комп'ютера, оскільки через них проходять потоки свопінгу для роботи віртуальної пам'яті. Пропускна здатність інших інтерфейсів впливає лише на швидкість роботи з відповідною периферією.


9. Чіпсети і плати. Формфактори материнських плат

Системні плати, виконані на одному і тому ж чіпсеті, можуть мати різні характеристики за продуктивністю і різний діапазон підтримуваних встановлюваних компонентів (процесорів, пам'яті, інтерфейсу). І звичайно ж, суттєву роль у реалізації всіх корисних властивостей чіпсета відіграють BIOS і версії системних драйверів.

Найважливішим вузлом комп'ютера є системна плата (system board), іноді звана материнською (motherboard), основною або головною платою (main board).

Існує кілька найбільш поширених формфакторів, що враховуються при розробці системних плат. Формфактор (form factor) являє собою фізичні параметри плати і визначає тип корпусу, в якому вона може бути встановлена. Формфактори системних плат можуть бути стандартними (тобто взаємозамінними) або нестандартними. Нестандартні формфактори, на жаль, є перешкодою для модернізації комп'ютера, тому від їх використання краще відмовитися. Найбільш відомі формфактори системних плат перераховані нижче.

  • Baby-AT;

  • повнорозмірна плата AT;

  • LPX.

  • АТX;

  • Micro-ATX;

  • Flex-ATX;

  • NLX;

  • WTX.

Інші:

  • незалежні конструкції (розробки компаній Compaq, Packard Bell, Hewlett-Packard, портативні / мобільні системи і т. д.).

Сучасні формфактори фактично є промисловим стандартом, що гарантує сумісність кожного типу плат. Це означає, що системна плата ATX може бути замінена іншою платою того ж типу, замість системної плати NLX може бути використана інша плата NLX і т. д. Завдяки додатковим функціональним можливостям сучасних системних плат, комп'ютерна індустрія змогла швидко перейти до нових формфакторів. Тому рекомендується купувати системи, створені на основі одного з сучасних формфакторів.

Найбільш поширені формфактори системних плат належать сімейству ATX. Вперше офіційна специфікація ATX була випущена компанією Intel в липні 1995 року і представлена в якості відкритої промислової специфікації. Системні плати ATX з'явилися на ринку приблизно в середині 1996 року і швидко зайняли провідне місце.

Таблиця 8.1. Розміри системних плат сімейства ATX

Формфактор

Маx ширина, мм (дюймів)

ATX

305 (12,0)

mini-ATX

284 (11,2)

micro-ATX

244 (9,6)

flex-ATX

229 (9,0)


ПИТАННЯ ДЛЯ САМОКОНТРОЛЮ

  1. Яким чином під’єднуються компоненти до центральної магістральної шини в шинно-мостовій архітектурі?

  2. Що є вузьким місцем в шинно-мостовій архітектурі?

  3. Як називаються спеціалізовані мікросхеми, які забезпечують передачу даних між своїми зовнішніми інтерфейсами?

  4. В якій архітектурі використовується для зв’язку між північними і південними компонентами чіпсету шина PCI?

  5. Яка ідея заміни шинного з’єднання компонентів в технології HyperTransport?

  6. Які є за топологічними властивостям пристрої в технології HyperTransport?

  7. Назвіть пристрій з двома інтерфейсами HyperTransport.

  8. Назвіть пристрій, що з’єднує одну логічну первинну шину, яка під’єднана до хосту з однією або декількома вторинними шинами в HyperTransport.

  9. Опишіть пристрій з декількома інтерфейсами HyperTransport, який підключений до однієї внутрішньої шини.

  10. Опишіть пристрій з одним інтерфейсом HyperTransport.

  11. Що таке форм-фактор?

  12. Який пристрій забезпечує взаємодію між компонентами комп’ютера?


СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ

  1. Гук М.Ю. Аппаратные средства ІВМ РС. 3-изд. – СПб.: Издательство «Питер», 2008. – 1072 с.

  2. Вильям Столлингс. Структура организация и архитектура компьютерных систем, 5-е изд. – М: Издательский дом «Вильямс», 2002. – 896с

  3. Рудометов В., Рудометов Е. Материнские платы и чипсеты. - СПб.: «Издательство «Питер», 2001. – 352 с.

  4. Таненбаум Э. Архитектура компьютера. 5-е изд. – СПб.: Питер, 2007. – 844 с.










Схожі:




База даних захищена авторським правом ©lib.exdat.com
При копіюванні матеріалу обов'язкове зазначення активного посилання відкритою для індексації.
звернутися до адміністрації