Поиск по базе сайта:
Usb fireWire ps/2 ata (ide)/ атарі icon

Usb fireWire ps/2 ata (ide)/ атарі




НазваUsb fireWire ps/2 ata (ide)/ атарі
Сторінка7/9
Дата конвертації15.11.2012
Розмір0.6 Mb.
ТипДокументи
1   2   3   4   5   6   7   8   9
1. /AKC/БЛАНК_контролю_нау.doc
2. /AKC/КОНТРОЛЬНА_АКС.doc
3. /AKC/ЛЕКЦIф_м1/01_ЛЕКЦIЯ__1.doc
4. /AKC/ЛЕКЦIф_м1/02_ЛЕКЦIЯ__2.doc
5. /AKC/ЛЕКЦIф_м1/03_ЛЕКЦIЯ__3.doc
6. /AKC/ЛЕКЦIф_м1/04_ЛЕКЦIЯ__4.doc
7. /AKC/ЛЕКЦIф_м1/05_ЛЕКЦIЯ__5.doc
8. /AKC/ЛЕКЦIф_м1/06_ЛЕКЦIЯ__6.doc
9. /AKC/ЛЕКЦIф_м1/07_ЛЕКЦIЯ__7.doc
10. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/01_x86.doc
11. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/02_Поколiння_процесорiв_з_1_по_7.doc
12. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/03_Процесори_молодших_поколiнь.doc
13. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/04_Мiкропроцесори_шостого_поколiння.doc
14. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/05_Архiтектура_IA64.doc
15. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/06_Огляд_сучасних_процесорiв.doc
16. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_00_ЛЕКЦIЯ__8.doc
17. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_ПРОЦЕСОРИ_мат.doc
18. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_Типи процесорiв.doc
19. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_01_ОРГАНIЗАЦ_ПАМ+.doc
20. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_02_ДИНАМIЧНА_ПАМ+.doc
21. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_03_ТАЙМIНГИ+.doc
22. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_а_ЛЕКЦIЯ_ОП.doc
23. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_б_ЛЕКЦIЯ_Таймiнги.doc
24. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_в_ЛЕКЦIЯ_Огляд_ОП.doc
25. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_00_Фiзична структура HDD.doc
26. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_01_НАКОПИЧУВАЧI_+.doc
27. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ЛЕКЦIЯ_RAID_.doc
28. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ПРИСТР_ЗБЕРЕЖ_ДАНИХ_1+.doc
29. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_03_IDE.doc
30. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_04_SCSI_.doc
31. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01_ШИНИ_розширення.doc
32. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01а_PCI.doc
33. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01б_PCI_express.doc
34. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_00_Iнтерфейси.doc
35. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_01_СОМ.doc
36. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_02_LPT.doc
37. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_03+06_Iнтерфейси.doc
38. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_04_USB+FireWire.doc
39. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_05_Fibre Channel.doc
40. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_07_Bluetooth.doc
41. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_08_IrDa.doc
42. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_Вiдесистема.doc
43. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_вiдеоадаптер.doc
44. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_01_Аудио_ГУК_Р12.doc
45. /AKC/ПИТАННЯ+модуль2+акс.doc
46. /AKC/ПИТАННЯ_МОДУЛЬ_ь1+.doc
47. /AKC/тесты с ответами.doc
Національний авіаційний унуверситет
Завдання на контрольну роботу завданям курсової роботи з дисципліни «Архітектура комп’ютерних систем»
Тема 1 Класичні основи побудови еом. Покоління комп’ютерів
Тема 2 Основні архітектури кс
Тема: Системні ресурси Системними ресурсами
Тема: Системні ресурси. (продовження) Система переривань
Тема: Системні ресурси (продовження) Прямий доступ до пам'яті dma
1. Поняття системної плати
Тема організація введення-виведення І bios
X86 Intel 80x86
Архітектура і мікроархітектура процесорів. Покоління процесорів
Мікропроцесори фірми Intel молодших поколінь
Мікропроцесори шостого покоління
Архітектура ia-64
Arhitektura komp system
Рис 1 Верхній рівень структурної організації комп‘ютера
Зміст Введення
Тип процессора Микро-архитектура
Підсистеми пам'яті
Динамічне озп. Конструктивні особливості
Таймінги пам'яті поняття «таймінгів»
Тема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом»
Тема 13. Таймінги
Arhitektura komp system
Тема 14. Фізична структура жорсткого диску
Жорсткі диски. Введення 2 Фізичний пристрій жорсткого диска 2
Raid-масиви початкового рівня Що таке raid?
Устройства хранения данных
Интерфейс ide ata/atapi и sата
Arhitektura komp system
8. pci/pci-x
Шини pci/pci-x
Шина pci express Шина pci express
Usb fireWire ps/2 ata (ide)/ атарі
Інтерфейс rs-232C — com-порт
Паралельний інтерфейс — lpt-порт
Універсальна послідовна шина
Usb (Universal Serial Bus універсальна послідовна шина) є промисловим стандартом розширення архітектури рс, орієнтованим на інтеграцію з телефонією І пристроями побутової електроніки. Версія 1
Fibre Channel Fibre Channel
Arhitektura komp system
Arhitektura komp system
Arhitektura komp system
Тема 11. Відеоадаптер
Img src= 44 html 2f3a33e
Питання до модуля №2
2) Основні компоненти машини фон Неймана 3) Які покоління комп’ютерів характеризуються децентралізацією управління процедурами вводу-виводу (системи переривання програм)
Які принципи програмно-керованих еом не використовувалися Нейманом

eSATA


eSATA (ExternalSATA) — інтерфейс підключення зовнішніх пристроїв, що підтримує режим «гарячої заміни» (англ.Hot-plug). Був створений трохи пізніше SATA (у середині 2004).

Основні особливості eSATA:

  • Вимагає для підключення два проведення: шину даних і силовий кабель.

  • Обмежений по довжині кабелю даних (близько 2 м).

  • Середня практична швидкість передачі даних вище, ніж в USB або IEEE 1394.

  • Істотно менше навантажується центральний процесор.


8. PCI/PCI-X

PCI і PCI-X — синхронні паралельні шини розширення введення-виводу, що забезпечують надійний високопродуктивний обмін і автоматичну конфігурацію пристроїв. Шини PCI і PCI-X є найближчими «родичами» з повною взаємною сумісністю пристроїв. Більшість положень, що відносяться до PCI, відносяться і до PCI-X, так що в подальшому описі термін «PCI» в основному відноситься до обох варіантів (відмінності підкреслюються особливо). Шина PCI дозволяє об'єднувати однорангові пристрої. Будь-який пристрій шини може виступати як в ролі ініціатора транзакцій (задатчика), так і в ролі цільового пристрою. Цільовий пристрій відповідає на транзакції, адресовані до його ресурсів (областям пам'яті і портам введення-виводу). Ядро комп'ютера (центральний процесор і пам'ять) для шини PCI також представляється пристроєм — головним мостом (hostbridge). У транзакціях до пристроїв PCI, ініційованих центральним процесором, головний міст є задатчиком. У транзакціях від пристроїв PCI, що звертаються до ядра (до системної пам'яті), головний міст є цільовим пристроєм. Право на управління шиною у будь-який момент часу дається лише одному пристрою даної шини; арбітраж запитів на управління шиною здійснюється централізованим способом. Арбітр, як правило, є частиною моста.

Наявність активних пристроїв (окрім ЦП) дозволяє в комп'ютері виконувати паралельні декілька операцій обміну: одночасно із зверненнями процесора можуть виконуватися транзакції від майстрів шини PCI. Ця паралельність — PCI Concurrency — можлива лише для обмінів по дорогах, що не перетинаються. Одночасний доступ декількох ініціаторів до одного ресурсу (як правило, до системної пам'яті) вимагає досить складної організації контроллера цього ресурсу, але ради підвищення сумарної ефективності роботи на ці ускладнення доводиться йти. У системі з декількома шинами PCI можливе паралельне функціонування пристроїв-майстрів на різних шинах — PCI Peer Concurrency. Проте якщо вони звертаються до одного ресурсу (системній пам'яті), то якісь фази цих обмінів все-таки доводиться виконувати послідовно. Кожна фізична шина PCI дозволяє об'єднувати лише невелике число пристроїв (зазвичай не більше шести). Для збільшення числа пристроїв, що підключаються, застосовують мости PCI (РСІ-to-РСІ Bridge) — пристрої PCI з парою інтерфейсів, якими шини об'єднуються в деревовидну структуру. В корені цієї структури знаходиться хост — «господар шини», в обов'язки якого входить конфігурація всіх пристроїв, включаючи мости. В ролі хоста, як правило, виступає центральний процесор з головним мостом. Мости дозволяють об'єднувати шини PCI і PCI-X з різними характеристиками, а також підключати до РСІ/РСІ-Х інші шини: (E)ISA, MCA, шини блокнотных ПК, PCI Express, Hyper Transport та інші др.

Шина PСІ/РСІ-Х має декілька варіантів конструктивного оформлення, деякі з них за наявності спеціального контроллера допускають «гарячу» заміну пристроїв:

  1. шина об'єднання компонентів на друкарській платі (системній платі або карті розширення);

  2. слотові роз'єми для установки карт розширення (у конструктивах РС і МСА);

  3. роз'єми для малогабаритних карт розширення (Card Bus, Small PCI, Mini PCI);

  4. модульні конструктиви для промислових і інструментальних комп'ютерів (COMPACTPCI, PXI).

Важливою частиною шини PCI є система автоматичної конфігурації; конфігурація виконується кожного разу при включенні живлення і ініціалізації системи. Спеціальне конфігураційне ПО дозволяє виявити і ідентифікувати всі встановлені пристрої, а також з'ясувати їх потреби в ресурсах (областях пам'яті, адресах вводу-виводу, перериваннях).


Взаємодія пристроїв

З програмної точки зору пристрій PCI може мати наступні компоненти:

  1. конфігураційні регістри, використовувані для ідентифікації і початкової конфігурації пристрою при ініціалізації системи (для всіх пристроїв передбачений обов'язковий набір конфігураційних регістрів, останні регістри можуть застосовуватися для поточного управління);

  2. операційні регістри (необов'язкові), що відображуються на просторі пам'яті та/або вводу-виводу (ці регістри використовуються для поточного управління і взаємодії з пристроєм);

  3. локальна пам'ять (необов'язкова), що відображується на виділених областях фізичних адрес системної пам'яті;

  4. джерела запитів на переривання;

  5. майстер шини, що забезпечує прямий доступ до системної пам'яті (DMA) і взаємодію з іншими пристроями.

З пристроєм PCI, коли воно є цільовим, можна взаємодіяти декількома способами:

  1. командами звернення до пам'яті і портів введення-виводу; ці. команди адресуються до областей, виділених пристрою при конфігурації;

  2. командами звернення до конфігураційних регістрів; ці команди адресуються по ідентифікатору — номеру шини, пристрою і функції (компонентам багатофункціонального пристрою PCI);

  3. спеціальними широкомовними повідомленнями, передаваними для всіх пристроїв вибраної шини;

  4. командами пересилки повідомлень; команди адресуються по ідентифікатору пристрою (ця можливість з'явилася в PCI-X 2.0).

Для звернень до простору пам'яті використовується 32- або 64-бітова адресація, причому розрядність адресації не залежить від розрядності шини. Таким чином, шина дозволяє адресувати до 232 (4 Гбайт) або 264 (більше 1,8 х 1019) байт пам'яті. На шині PCI фігурує фізична адреса пам'яті.

Конфігураційні регістри пристроїв PCI розташовані у відособленому просторі адрес (окремому від простору адрес пам'яті і вводу-виводу). Кожному пристрою (точніше, кожній функції складного пристрою) виділяється 256-байтний блок конфігураційних регістрів; у специфікації PCI-X 2.0 розмір блоку збільшений до 4096 байт. Частиною цього блоку є обов'язковий набір конфігураційних регістрів, за допомогою яких здійснюються ідентифікація пристроїв, їх конфігурація і управління їх властивостями. У конфігураційних регістрах, зокрема, вказуються адреси, відведені пристрою (як цільовому), — через них вирішується робота в ролі ініціатора і цільового пристрою; крім того, через них конфігуруються переривання. Конфігураційні регістри забезпечують можливість автоматичного налаштування всіх пристроїв шини PCI. Конфігураційні ж регістри в регулярній роботі використовуються для системних цілей: налаштування параметрів, що описують поведінку пристрою на шині, обробки помилок, ідентифікації джерела переривань.

Звернення до регістрів і пам'яті пристроїв PCI виконуються командами шини PCI. Команди може подавати будь-який ініціатор — як хост (головний міст) по командах центрального процесора, так і рядовий пристрій PCI. Можливість поширення ряду команд залежить від взаємного розташування ініціатора і цільового пристрою на гілках дерева шин PCI. Проте хост може безумовно подати будь-яку команду будь-якому пристрою PCI. Лише хост завжди має доступ до конфігураційних регістрів всіх пристроїв (і мостів), тому він і повинен займатися конфігурацією. Після конфігурації будь-який пристрій PCI може безумовно звернутися до системної пам'яті, тобто реалізувати прямий доступ до пам'яті (DMA).

Пристрої PCI можуть виробляти запити апаратних переривань:

  1. звичайні масковані — для сигналізації подій в пристрої; ці переривання можуть сигналізіроваться як традиційним способом — по спеціальних сигнальних лініях, так і передачею повідомлень (MSI);

  2. немасковані — для сигналізації про серйозні помилки;

  3. переривання системного управління (System Management Interrupt, SMI) — для сигналізації про події в системі управління енергоспоживанням і деяких системних цілей (наприклад, емуляції роботи стандартного контроллера клавіатури за допомогою пристроїв USB).

Найефективніше можливості шини PCI використовуються при вживанні активних пристроїв — майстрів шини (PCI Bus Master). Лише ці пристрої можуть забезпечити швидкість передачі даних, що наближається до пікової пропускної спроможності, що декларує. Максимальна продуктивність обмінів по шині PCI досягається лише в пакетних транзакціях значної довжини. Транзакції за ініціативою програми, що виконується на ЦП, що проводяться головним мостом, як правило, є одіночнимі (або дуже короткими пакетними). З цієї причини програмно-керований обмін даними з пристроями PCI по продуктивності значно поступається обміну, що виконується пристроєм-майстром. Таким чином, вживання активних пристроїв дає подвійний ефект: розвантажує центральний процесор і забезпечує краще використання пропускної спроможності шини.


Специфікації PCI і PCI-X

Шина PCI (Peripheral Component Interconnect — взаємодія периферійних компонентів) має вже довгу історію.

  1. PCI 1.0 (1992 р.) — визначена загальна концепція, описані сигнали і протокол 32-бітової паралельної синхронної шини з тактовою частотою до 33,3 Мгц і піковою пропускною спроможністю 132 Мбайт/с.

  2. PCI 2.0 (1993 р.) — введена специфікація коннекторів і карт розширення з можливим розширенням розрядності до 64 біт (пропускна спроможність до 264 Мбайт/с), передбачені варіанти живлення інтерфейсних схем напругою 5 і 3,3 Ст

  3. PCI 2.1 (1995 р.) — введена частота 66 Мгц (лише для пристроїв з напругою живлення 3,3 В), що дозволило забезпечити пікову пропускну спроможність до 264 Мбайт/с в 32-бітовому варіанті і 528 Мбайт/с в 64-бітовому.

  4. PCI 2.2 (1998 р.) — уточнення версії 2.1, введений новий механізм сигналізації переривань — MSI.

  5. PCI 2.3 (2002 р.) — визначені біти для переривань, що полегшують ідентифікацію джерела; скасовані карти розширення з живленням 5 В (залишилися лише універсальні і 3,3 В); введений низькопрофільний (low profile) конструктив карт розширення; додані сигнали додаткової шини Sm-bus. Ця версія, описана в документі PCI Local Bus Specification, Revision 2.3, є базою для сучасних розширень.

  6. PCI 3.0 (2004 р.) — скасовані системні плати на 5 В (залишилися лише універсальні і 3,3 В).

На базі PCI 2.3 в 1999 році з'явилося розширення PCI-X, покликане істотно підвищити пікову пропускну спроможність шини за рахунок збільшення частоти передачі, а також підвищити ефективність роботи за рахунок оптимізації протоколу. У протокол введені розщеплені транзакції і атрибути, що дозволяють учасникам транзакції планувати свої дії. Розширення PCI-X забезпечує сумісність (механічну, електричну і програмну) пристроїв і системних плат із звичайною шиною PCI, але, звичайно, всі пристрої шини "підстроюються" під самого слабкого учасника:

  1. PCI-X 1.0 — тактова частота до 133 Мгц (для інтерфейсу на 3,3 В), що дає варіанти, звані PСІ-x66, PСІ-x100, PСІ-x133. Пікова пропускна спроможність досягає 528 Мбайт/с в 32-бітовому варіанті і більше 1 Гбайт/с — в 64-бітовому.

  2. PCI-X 2.0 — введені нові режими синхронізації з подвоєною (Pci-Х266) і збільшеною (Pci-x533) учетверо частотами передачі даних відносно тактової частоти 133 Мгц.

Настільки висока частота вимагає низьковольтного інтерфейсу (1,5 В) і режиму корекції помилок (ЕСС). Окрім 32- і 64-бітових варіантів з'явився і 16-бітовий (для вбудованих комп'ютерів). Доданий новий тип транзакцій — повідомлення, що адресуються пристрою по його ідентифікатору (DIM). Конфігураційний простір функції розширений до 4096 байт.

На додаток до специфікацій шини є ряд додаткових специфікацій на мости РРВ (PСІ-to-РСІ Bridge), що зв'язують шини PCI один з одним, PCI BIOS конфігурація пристроїв PCI і контроллера переривань), забезпечення «гарячого» підключення/відключення пристроїв (PCI Hot-plug), управління енергоспоживанням. На базі шини PCI 2.0 фірмою Intel був розроблений виділений інтерфейс для підключення графічного акселератора AGP. Шина PCI існує в різних конструктивних виконаннях: слоти і карти розширення звичайних РС-сумісніх комп'ютерів; MINI-PCI, Small PCI і Card Bus — для малогабаритних комп'ютерів; Compact PCI (CPCI) і PXI —для промислових та інструментальних компютерів.

Таблиця 2:Специфікації PCI

Специфікація РСІ

Дата випуску

Основні зміни

РСІ 1.0

Червень 1992

Оригінальна 32/64-розрядна специфікація

РСІ 2.0

Квітень 1993

Визначені конектори і плати розширення

РСІ 2.1

Червень 1995

Робоча частота 66 МГц, порядок групових операцій, зміна часу затримки

РСІ2.2

Січень 1999

Управління режимом електроживлення, механічні зміни

РСІ-Х

Вересень 1999

Робоча частота 133 МГц, доповнення до специфікації 2.0

Mini- РСІ

Листопад 1999

Зменшений формфактор плат, доповнення до специфікації 2.2

РСІ 2.3

Березень 2002

Напруга 3,3 В, призначена для низько профільних плат розширення


Обмін інформацією по шинах PCI і PCI-X організований у вигляді транзакцій — логічно завершених операцій обміну. У кожній транзакції виконується одна команда — як правило, читання або запис даних за вказаною адресою. Транзакція починається з фази адреси, в якій ініціатор задає команду і цільову адресу. Далі можуть слідувати фази даних, в яких один пристрій (джерело даних) поміщає дані на шину, а інше (приймач) їх прочитує. Транзакції, в яких присутня безліч фаз даних якщо цільовий пристрій (або ініціатор) не готовий до обміну.


Пропускна спроможність шин PCI і PCI-X

Декларована висока пропускна спроможність шини досягається лише в довгих пакетних циклах, проте пакетні цикли виконуються далеко не завжди. Процесор спілкується з пристроями PCI інструкціями звернення до пам'яті або вводу-виводу через головний міст, який шинні транзакції процесора транслює в транзакції шини PCI. Оскільки в процесорів х86 основні регістри 32-бітові, то одна інструкція породжує транзакцію з пристроєм PCI, у якій передається не більше 4 байт даних, що відповідає одиночній передачі. Проте при записі масиву даних в пристрій PCI (передача з послідовно наростаючою адресою) міст може намагатися організувати пакетні цикли. Що стосується читання з пристрою PCI, то тут пакетний режим організувати складніше. Поглянути, яким чином відбувається звернення до пристрою, нескладно за наявності осцилографа: у одиночних транзакціях сигнал FRAMES активний протягом всього одного такту, в пакетних він довший.

Прагнути до пакетної передачі транзакцій запису варто лише в тому випадку, якщо пристрій PCI підтримує пакетні передачі у веденому (target) режимі. Якщо це не так, спроба пакетної передачі приведе навіть до невеликої втрати продуктивності. При одиночних транзакціях на стандартній шині PCI досяжна максимальна швидкість читання 33 Мбайт/с, швидкість запису може досягати 66 Мбайт/с. Швидкість, сумірну з максимальною піковою, можна отримати лише при пакетних передачах. При довжині пакету 16 байт (4 фази даних) досяжна швидкість читання 76 Мбайт/с і швидкість запису 106,6 Мбайт/с. При шістнадцяти фазах даних швидкість читання може досягати 112 Мбайт/с, а записи — 125 Мбайт/с. У цих викладеннях не враховуються втрати часу, пов'язані із зміною ініціатора.

Отже, для виходу на максимальну продуктивність обміну пристрою PCI самі мають бути провідними пристроями шини, причому здатними генерувати пакетні цикли. Радикально підвищити пропускну спроможність дозволяє перехід на частоту 66 Мгц і розрядності 64 біта, що обходиться недешево. Для того, щоб на шині могли нормально працювати пристрої, критичні до часу доставки даних (мережеві адаптери, пристрої, що беруть участь в записі і відтворенні аудіо- і відеоданих, і ін.), не слід намагатися «вичавити» з шини її смугу пропускання, що декларує, повністю. Перевантаження шини може привести, наприклад, до втрати пакетів із-за невчасності доставки даних. Відмітимо, що адаптер Fast Ethernet (100 Мбіт/с) в напівдуплексному режимі займає смугу близько 13 Мбайт/с (10 % декларованої смуги звичайної шини), а в повнодуплексному — вже 26 Мбайт/с. Адаптер Gigabit Ethernet навіть в напівдуплексному режимі вписується в смугу шини вже з натяжкою (він «виживає» лише за рахунок великих внутрішніх буферів), для нього більше личать 64 біт і 66 Мгц. Істотне підвищення пікової швидкості і ефективної пропускної спроможності дає перехід на PCI-X з вищими тактовими частотами (PСІ-Х66, PСІ-Х100, PСІ-Х133) і швидким записом в пам'ять (PСІ-Х266 і PСІ-Х533).

Кажучи про пропускну спроможність шини і ефективної швидкості обміну з пристроями PCI, слід пам'ятати про витрати, що вносяться додатковими мостами PСІ/РСІ. Пристрій, що знаходиться на далекій шині, отримає меншу пропускну спроможність, чим що знаходиться відразу за головним мостом пристрій, для якого справедливі наведені вище міркування. Це обумовлено механізмом роботи моста – транзакції через міст виконуються поетапно.

Таблиця 3:Пропускна спроможність шин PCI

Тип шини РСІ

Розрядн., біт

Частота шини, МГц

Цикли даних, такт

Швидкість передачі даних, Мбайт/с

РСІ

32

33

1

133

РСІ 66 МГц

32

66

1

266

64-розрядна РСІ

64

33

1

266

64-розрядна РСІ 66 МГц

64

66

1

533

РСІ-Х

64

133

1

1066


Порт графічного акселератора — AGP

Порт AGP (Accelerated Graphic Port — портприскореноїграфіки) буввведенийдляпідключенняграфічнихадаптерівз 3D-акселератором. Такийадаптермістить: акселератор — спеціалізованийграфічнийпроцесор; локальнупам'ять, використовувануіяквідеопам'ять, іяклокальнийОЗПграфічногопроцесора; управляючірегістриіконфігураційні, доступніяклокальному, такіцентральномупроцесорам. Акселератор може звертатися і до локальної пам'яті, до системного ОЗП, в якому для нього можуть зберігатися набори даних, що не уміщаються в локальній пам'яті (як правило, текстури великого об'єму). Основна ідея порту AGP полягає в наданні акселератору максимально швидкого доступу до системної пам'яті (локальна йому і так близька), пріоритетнішого, ніж доступ до ОЗП з боку інших пристроїв.

Портом AGP є 32-розрядний паралельний синхронний інтерфейс з тактовою частотою 66 МГц; велика частина сигналів позаїмствована з шини PCI. Проте, на відміну від PCI, інтерфейс порту AGP двоточковий, сполучаючий графічний акселератор з пам'яттю і системною шиною процесора каналами даних чіпсета системної плати, не перетинаючись з «вузьким місцем» — шиною PCI. Обмін через порт може відбуватися як по протоколу PCI, так і по протоколу AGP. Відмітні особливості порту AGP:

  1. конвеєризація звернень до пам'яті;

  2. помножена відносно тактової частоти порту частота передачі даних (2х/4х/8х);

  3. «позасмугова» подача команд (SBA), забезпечена демультиплексуванням шин адреси і даних.

Ідею конвеєризації звернень до пам'яті ілюструється на малюнку, де порівнюються звернення до пам'яті по шині PCI і через порт AGP. У PCI під час реакції пам'яті на запит шина простоює (але не вільна). Конвеєрний доступ AGP дозволяє в цей час передавати наступні запити, а потім отримувати потік відповідей.



Рис.16. Відмітні особливості порту AGP від PCI


Множення частоти передачі даних забезпечує при частоті 66 МГц пікову пропускну спроможність до 533 Мбайт/с в режимі 2х, до 1066 при 4х і до 2132 Мбайт/с при 8х. Вище 66 МГц тактову частоту офіційно не піднімають.

Демультиплексування (розділення) шини адреси і даних реалізоване декілька незвично. З метою економії числа інтерфейсних ліній шину адреси і команди в демультиплексованому режимі AGP представляють всього 8 ліній SBA (Sideband Address), по яких команда, адреса і значення довжини передачі передаються послідовно за декілька тактів. Підтримка демультиплексованої адресації не була обов'язковою для пристрою AGP 1.0, оскільки є альтернативний спосіб передачі адреси по шині AD. У версії AGP 2.0 вона стала обов'язковою, а в 3.0 — це вже єдиний спосіб передачі адреси. Порт AGP дозволяє акселератору працювати в двох режимах — DMA і DIME (Direct Memory Execute). У режимі DMA акселератор при обчисленнях розглядає локальну пам'ять як первинну, а коли її недостатньо, підкачує в неї дані з основної пам'яті. У режимі DIME, він же режим виконання (executive mode), локальна і основна пам'ять для акселератора логічно рівнозначні і розташовуються в єдиному адресному просторі. У режимі DMA для трафіку порту характерні тривалі блокові передачі, в режимі DIME трафік порту насичений короткими довільними запитами. Специфікації AGP розроблялися фірмою Intel на базі шини PCI 2.1 з частотою 66 Мгц; поки є три основні версії специфікацій:

  1. AGP 1.0 (1996 р.) — визначений порт з конвеєрним зверненням до пам'яті і двома альтернативними способами подачі команд: позасмуговою (по шині SBA) і внутрішньосмуговою. Режими передачі — 1х/2х, живлення інтерфейсу — 3,3 В

  2. AGP 2.0 (1998 р.) — додана можливість швидкого запису в режимі PCI (Fast Writes), а також режим 4х з живленням В.

  3. AGP 3.0 (2002 р., проект називався AGP8x) — доданий режим 8х з живленням 0,8 В і динамічним інвертуванням байтів, скасовані швидкості 1х і 2х; залишений один спосіб подачі команд — позасмуговий (SBA); виключені деякі команди AGP; введені команди ізохронного обміну; введена можливість вибору розміру сторінок, описаних в таблиці GART; введена селективна підтримка когерентності при зверненнях до різних сторінок в межах GART.


9.PCI Express
1   2   3   4   5   6   7   8   9



Схожі:




База даних захищена авторським правом ©lib.exdat.com
При копіюванні матеріалу обов'язкове зазначення активного посилання відкритою для індексації.
звернутися до адміністрації