Поиск по базе сайта:
Тема 13. Таймінги icon

Тема 13. Таймінги




Скачати 182.65 Kb.
НазваТема 13. Таймінги
Дата конвертації15.11.2012
Розмір182.65 Kb.
ТипДокументи
1. /AKC/БЛАНК_контролю_нау.doc
2. /AKC/КОНТРОЛЬНА_АКС.doc
3. /AKC/ЛЕКЦIф_м1/01_ЛЕКЦIЯ__1.doc
4. /AKC/ЛЕКЦIф_м1/02_ЛЕКЦIЯ__2.doc
5. /AKC/ЛЕКЦIф_м1/03_ЛЕКЦIЯ__3.doc
6. /AKC/ЛЕКЦIф_м1/04_ЛЕКЦIЯ__4.doc
7. /AKC/ЛЕКЦIф_м1/05_ЛЕКЦIЯ__5.doc
8. /AKC/ЛЕКЦIф_м1/06_ЛЕКЦIЯ__6.doc
9. /AKC/ЛЕКЦIф_м1/07_ЛЕКЦIЯ__7.doc
10. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/01_x86.doc
11. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/02_Поколiння_процесорiв_з_1_по_7.doc
12. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/03_Процесори_молодших_поколiнь.doc
13. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/04_Мiкропроцесори_шостого_поколiння.doc
14. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/05_Архiтектура_IA64.doc
15. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/06_Огляд_сучасних_процесорiв.doc
16. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_00_ЛЕКЦIЯ__8.doc
17. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_ПРОЦЕСОРИ_мат.doc
18. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_Типи процесорiв.doc
19. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_01_ОРГАНIЗАЦ_ПАМ+.doc
20. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_02_ДИНАМIЧНА_ПАМ+.doc
21. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_03_ТАЙМIНГИ+.doc
22. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_а_ЛЕКЦIЯ_ОП.doc
23. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_б_ЛЕКЦIЯ_Таймiнги.doc
24. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_в_ЛЕКЦIЯ_Огляд_ОП.doc
25. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_00_Фiзична структура HDD.doc
26. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_01_НАКОПИЧУВАЧI_+.doc
27. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ЛЕКЦIЯ_RAID_.doc
28. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ПРИСТР_ЗБЕРЕЖ_ДАНИХ_1+.doc
29. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_03_IDE.doc
30. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_04_SCSI_.doc
31. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01_ШИНИ_розширення.doc
32. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01а_PCI.doc
33. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01б_PCI_express.doc
34. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_00_Iнтерфейси.doc
35. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_01_СОМ.doc
36. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_02_LPT.doc
37. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_03+06_Iнтерфейси.doc
38. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_04_USB+FireWire.doc
39. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_05_Fibre Channel.doc
40. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_07_Bluetooth.doc
41. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_08_IrDa.doc
42. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_Вiдесистема.doc
43. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_вiдеоадаптер.doc
44. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_01_Аудио_ГУК_Р12.doc
45. /AKC/ПИТАННЯ+модуль2+акс.doc
46. /AKC/ПИТАННЯ_МОДУЛЬ_ь1+.doc
47. /AKC/тесты с ответами.doc
Національний авіаційний унуверситет
Завдання на контрольну роботу завданям курсової роботи з дисципліни «Архітектура комп’ютерних систем»
Тема 1 Класичні основи побудови еом. Покоління комп’ютерів
Тема 2 Основні архітектури кс
Тема: Системні ресурси Системними ресурсами
Тема: Системні ресурси. (продовження) Система переривань
Тема: Системні ресурси (продовження) Прямий доступ до пам'яті dma
1. Поняття системної плати
Тема організація введення-виведення І bios
X86 Intel 80x86
Архітектура і мікроархітектура процесорів. Покоління процесорів
Мікропроцесори фірми Intel молодших поколінь
Мікропроцесори шостого покоління
Архітектура ia-64
Arhitektura komp system
Рис 1 Верхній рівень структурної організації комп‘ютера
Зміст Введення
Тип процессора Микро-архитектура
Підсистеми пам'яті
Динамічне озп. Конструктивні особливості
Таймінги пам'яті поняття «таймінгів»
Тема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом»
Тема 13. Таймінги
Arhitektura komp system
Тема 14. Фізична структура жорсткого диску
Жорсткі диски. Введення 2 Фізичний пристрій жорсткого диска 2
Raid-масиви початкового рівня Що таке raid?
Устройства хранения данных
Интерфейс ide ata/atapi и sата
Arhitektura komp system
8. pci/pci-x
Шини pci/pci-x
Шина pci express Шина pci express
Usb fireWire ps/2 ata (ide)/ атарі
Інтерфейс rs-232C — com-порт
Паралельний інтерфейс — lpt-порт
Універсальна послідовна шина
Usb (Universal Serial Bus універсальна послідовна шина) є промисловим стандартом розширення архітектури рс, орієнтованим на інтеграцію з телефонією І пристроями побутової електроніки. Версія 1
Fibre Channel Fibre Channel
Arhitektura komp system
Arhitektura komp system
Arhitektura komp system
Тема 11. Відеоадаптер
Img src= 44 html 2f3a33e
Питання до модуля №2
2) Основні компоненти машини фон Неймана 3) Які покоління комп’ютерів характеризуються децентралізацією управління процедурами вводу-виводу (системи переривання програм)
Які принципи програмно-керованих еом не використовувалися Нейманом

ТЕМА 13.Таймінги

План лекції

  1. Таймінги

  2. Виробники мікросхем DRAM

  3. Оперативна кеш-пам’ять

  4. Постійний запам’ятовуючий пристрій ПЗП

  5. Флеш-пам’ять

  6. CMOS-пам’ять



1.Таймінги

Варто відмітити, що оперативна пам'ять не може працювати із нескінченною швидкістю, як, втім, і ніщо інше. На виконання будь-яких операцій їй потрібний час. На щось – більше, на щось – менше. Називається цей час по-англійськи timings, тобто таймінги або затримки. Вони задаються в тактах шини пам'яті. Звідси може стати ясно, чому зростають таймінги із кожним поколінням DDR – частота чіпа практично не міняється, отже, і час виконання ним операцій – теж, натомість частота шини міняється в рази. А тому і час одного такту зменшується. Тобто за час виконання команди в наносекундах більш високочастотна шина встигає «натикати» більше, тому більше тактів їй доводиться чекати. Але абсолютні значення затримок не зростають. На максимальну продуктивність пам'яті впливає такий важливий параметр як "таймінги пам'яті".

Відомо, що логічна структура банку пам'яті є двовимірним масивом - простою матрицею, кожна комірка якої має свою адресу, номер рядка і номер стовпця. Щоб зчитати вміст довільної комірки масиву, контролер пам'яті повинен задати номер рядка RAS (RowAdressStrobe) і номер стовпця CAS (ColumnAdressStrobe), із яких і прочитуються дані. Зрозуміло, що між подачею команди і її виконанням завжди буде якась затримка (латентність пам'яті), ось її-то і характеризують ці самі таймінги. Існує безліч різних параметрів, які визначають таймінги, але найчастіше використовуються чотири із них:


  • CAS Latency(CAS) - затримка в тактах між подачею сигналу CAS і безпосередньо видачею даних із відповідної комірки. Одна з найважливіших характеристик будь-якого модуля пам'яті;

  • RAS to CAS Delay (tRCD) - кількість тактів шини пам'яті, які повинні минути після подачі сигналу RAS до того, як можна буде подати сигнал CAS;

  • RowPrecharge (tRP) - час закриття сторінки пам'яті в межах одного банку, що витрачається на його перезарядку;

  • ActivatetoPrecharge (tRAS) - час активності строба. Мінімальна кількість циклів між командою активації (RAS) і командою заряджання (Precharge), яким закінчується робота із цим рядком, або закриття одного і того ж банку.

Якщо ви побачите на модулях позначення "2-2-2-5" або "3-4-4-7", можете не сумніватися, це згадані вище параметри: CAS-tRCD-tRP-tRAS.

Стандартні значення CAS Latency для пам'яті DDR - 2 і 2.5 такту, де CAS Latency 2 означає, що дані будуть отримані тільки через два такти після отримання команди Read. У деяких системах можливі значення 3 або 1.5, а для DDR2-800, наприклад, остання версія стандарту JEDEC визначає цей параметр в діапазоні від 4 до 6 тактів, при тому, що 4 - екстремальний варіант для добірних "оверклокерских" мікросхем. Затримка RAS-CAS і RAS Precharge зазвичай буває 2, 3, 4 або 5 тактів, а tRAS - трохи більше, від 5 до 15 тактів. Природно, чим нижче ці таймінги (при одній і тій же тактовій частоті), тим вище продуктивність пам'яті. Наприклад, модуль із латентністю CAS 2,5 зазвичай працює краще, ніж із латентністю 3,0. Більш того, в цілому ряді випадків швидше опиняється пам'ять із меншими таймінгами, що працює навіть на нижчій тактовій частоті.

У таблицях 2-4 надані загальні специфікації пам'яті DDR, DDR2, DDR3:


Таблиця 2: Загальні специфікації DDR

Тип

Частота шини

Швидкість передачі даних

Таймінги

PC-2100

133

266

2.5-3-3-7

PC-2700

166

333

2.5-3-3-7

PC-3200

200

400

2.5-3-3-8

PC-3500

217

433

2.5-3-3-7

PC-3700

233

466

2.5-3-3-7

PC-4000

250

500

2.5-3-3-7

PC-4400

275

550

2.5-3-3-7

PC-4800

300

600

2.5-4-4-10


Таблиця 3: Загальніспецифікації DDR2

Тип

Частота шини

Швидкість передачі даних

Таймінги

PC2-3200

200

400

3-3-3-12

PC2-4200

267

533

4-4-4-12

PC2-5300

333

667

5-5-5-15

PC2-6400

400

800

5-5-5-15

PC2-8000

500

1000

5-5-5-15

PC2-8500

533

1066

5-5-5-15

PC2-8888

556

1111

5-5-5-15

PC2-9136

571

1142

5-5-5-15

PC2-10000

625

1250

5-5-5-18

DDR3 можна назвати новачком серед моделей пам'яті. Ефективність цієї пам'яті продовжує зростати, лише нещодавно досягла меж JEDEC, і вийшла за ці межі. Сьогодні DDR3-1600 (вища швидкість JEDEC) широко доступна, і все більше виробників вже пропонують DDR3-1800). Прототипи DDR3-2000 представлені на сучасному ринку.

Відсоток надходження на ринок модулів пам'яті DDR3, згідно із даними виробників, все ще невелика, в межах 1%-2%.


Таблиця 4: Загальніспецифікації DDR3

Тип

Частота шини

Швидкість передачі даних

Таймінги

PC3-8500

533

1066

7-7-7-20

PC3-10666

667

1333

7-7-7-20

PC3-12800

800

1600

9-9-9-24

PC3-14400

900

1800

9-9-9-24

PC3-16000

1000

2000

TBD


Таблиця 5: Маркування і характеристики швидкостеймодулівпамятівиробництвакомпаніїKingston

Маркування модулів

Частота памяті,

FSB

Підсумкова частота,

МГц

Класіфікація

памяті

Полоса пропусканя модуля,

ГБайт/сек

1-ої канальної системи

2-ох канальної системи

PC1600

100

200

DDR - 200

1,6

3,2

PC2100

133

266

DDR - 266

2,1

4,2

PC2700

166

333

DDR - 333

2,7

5,4

PC3200

200

400

DDR - 400

3,2

6,4

PC2-3200

200

400

DDR2 - 400

3,2

6,4

PC2-4200

266

533

DDR2 - 533

4,2

8,4

PC2-5300

333

667

DDR2 - 667

5,3

10,6

PC2-6400

400

800

DDR2 - 800

6,4

12,8

PC3-8500

533

1066

DDR3 - 1066

8,5

17,0

PC3-10600

667

1333

DDR3 - 1333

10,6

21,2

PC3-12800

800

1600

DDR3 - 1600

12,8

25,6


2.Виробники мікросхем і модулів DRAM

Нижче приведена таблиця виробників мікросхем DRAM. Для того, щоб відрізнити їх від інших виробників за "ім'ям", їх ще називають “majorbrands”, або просто “major”. Переважна більшість "мажору" на основі власних чіпів виробляють також модулі пам'яті, які вважаються в цій індустрії еталонними за якістю і звуться major/major ("мажор на мажорі").

Фактично основною ознакою "мажору" і є наявність свого кремнієвого виробництва.




Розвиток технології DRAM

Рік випуску

Технологія

Часові характеристики

1987

FPM


50 нс


1995

EDO


50 нс


1997

PC66 SDRAM


66 Мгц


1998

РС100 SDRAM


100 МГЦ


1999

RDRAM


800 Мгц


1999/2000

РС 133 SDRAM


133 Мгц


2000

DDR SDRAM


266 Мгц


2001

DDR SDRAM


333 Мгц


2002

DDR SDRAM


434 Мгц


2003

DDR2 SDRAM


500 МГЦ


2004

DDR2 SDRAM


533 Мгц


2005

DDR2 SDRAM


800 Мгц


2006

DDR2 SDRAM


667—800 Мгц


2007

DDR3 SDRAM


1066-1333 Мгц



Подвійний канал

При розвитку технології SDRAM була також розроблена ще одна технологія – двохканальний режим доступу до пам'яті (Dualchannelinterleaving). Він дозволяє робити віртуальну шину в 128 біт за рахунок чергування двох модулів пам'яті. Тобто при читанні Dualchannel DDR Burstlength вже навіть не 2, а 4, тобто вибирається відразу 256 біт. Це поліпшило продуктивність, хоча і не дуже помітно. Також існує, хоча і набув значно менше поширення, метод чергування цих двох каналів, тобто почергова робота із двома модулями, 2 x 64 біта. Такі режими підтримувалися контроллерами SIS, але зараз і AMD додала в свої процесори покоління K10 спроможність роздільної роботи із кожним каналом (ungangedmode – незв'язаний режим).


3.Оперативнакеш-пам'ять

Як вже наголошувалося, для динамічної оперативної пам'яті необхідна періодична її регенерація. У комп'ютері це здійснюється централізовано: організовується цикл прямого читання/запису вмісту динамічного ОЗП. Ця операція здійснюється за допомогою спеціальної мікросхеми. В процесі регенерації мікропроцесор переходить в режим очікування чекання, що знижує продуктивність системи не менше чим на 5%.

Мінімальний цикл звертання мікропроцесора до оперативної пам'яті складається з двох станів шини. Підраховано, що близько 70% всіх звернень процесора до шини комп'ютера складає читання команд, 20% — читання і запис даних, і лише що залишилися 10% складають звернення до пристроїв введення-виведення. Тому введення навіть одного стану очікування при зверненні до пам'яті значно знижує продуктивність комп'ютера. Таким чином, суттєве зростання швидкодії системи може бути досягнутий лише при збалансованій роботі підсистеми пам'яті.

Для старих персональних комп'ютерів (на основі мікропроцесорів Intel i8088, i8086, i80286 і процесорі i80386/20 Мгц) була характерна однорівнева система організації пам'яті. По цій системі розробники були змушені встановлювати дешеві DRAM із швидкодією 80 —120 нс, або застосовувати дорогі SRAM із швидкодією 40 —60 нс. Для скорочення середнього часу очікування при зверненні до операційної системи використовувалися (і використовуються в даний час) методи інтерлівінга і сторінковій організації.




Рис. 10 Система з іинтерлівингом пам'яті.


У системі із інтерлівінгом - розшаруванням адрес елементів пам'яті - весь об'єм пам'яті ділиться на два або декілька банків. Подвійні слова із послідовними адресами розташовуються в різних банках. Під час прочитування інформації з оперативної пам'яті за один цикл можна організувати паралельне витягання інформації із різних блоків, що зменшує кількість циклів очікування.

Перевага систем із інтерлівінгом виявляється при зверненні до послідовних комірок і прочитуванні відразу 32-х біт інформації. Інакше інтерлівінг не дає ніяких переваг.

Сторінка 511



Сторінка 0 (2Кб)



Рис. 11 Система із сторінкової організації пам'яті.

У системах із сторінковою організацією пам'яті вся пам'ять ділиться на фіксовані за розміром зони адрес - сторінки. Звернення до пам'яті в межах сторінки відбувається без очікування, а при зміні сторінки - як зазвичай, зстанами очікування.

При сторінковій організації пам'ять ділиться на рядки і стовпці. Адреса звернення до подвійного слова містить 9-ти розрядний номер рядка і 9-ти розрядний номер стовпця. При зверненні до сторінки сигнал вибору номера рядка підтримується незмінним, а сигнал вибору стовпця переставляється на стовпець, звідки потрібно прочитати дані.

Сторінкова організація пам'яті вимагає для своєї реалізації особливі мікросхеми. Вони мають спеціальний режим – сторінковий доступ із статичною вибіркою стовпців (staticcolumndecode).

Для повної реалізації потенційних швидкісних можливостей мікропроцесорів використовується багаторівнева ієрархічна пам'ять. Вона включає швидкодіючу кеш-пам'ять – SRAM. Кеш-пам'ять складається з пам'яті даних, побудована на мікросхемах SRAM, і контролеракеша. У кеш-пам'яті зберігається інформація, що копіюється з основної оперативної пам'яті. Кожного разу при зверненні мікропроцесора до пам'яті контролер кеш-пам'яті перевіряє наявність даних в кеші. Якщо ці дані в кеші є (“попадання”), то мікропроцесор отримує дані із кеша. Якщо цих даних немає (“промах”), виконується звичайний цикл звернення до оперативної пам'яті DRAM.

Основним фактором, що визначає вірогідність попадання, є ємкість кеш-пам'яті. Як правило, при об'ємі кеша в 2 Кбайта вірогідність попадання складає від 50 до 60%. Оскільки розмір кеш-пам'яті на сучасних комп'ютерах перевищує 256 Кбайт, то вірогідність попадання буде вища 90% (для комп'ютерів із об'ємом пам'яті ~ 16 Мбайт.)

Для реалізації кеш-пам'яті в даний час розроблені ефективні однокристальніконтролери. Найбільш широкого розповсюдження отримали контролери i82385 фірми Intel і A38152 фірми AsustecMicrosystems.

Контролер i82385 підтримує 32 Кбайта кеш-пам'яті, і може працювати в двох конфігураціях:

  • Кеш-пам'ятьіз прямим відображенням.

  • Двохканальна модульно-ассоціативнакеш-пам'ять.

Конфігурація характеризується простотою реалізації, проте однак вона виявляється неефективною при роботі в мультизадачних системах. Біля двохканальній реалізації кеш-пам'ять розбиває весь 4 Гігабайтний адресний простір на 262144 сторінки по 16 Кбайт. 32-х розрядна фізична адреси складається з чотирнадцятирозрядної адреси, що визначає інформацію у кеш-пам'яті і вісімнадцяти розрядного тега, що визначає номер сторінки. Кожна адреси оперативної пам'яті може відображувати в одне з двох комірок кеш-пам'яті.

Особливість контролера кеш-пам'яті – забезпечення можливості паралельної роботи мікропроцесора із кеш-пам'яттю і периферійних пристроїв із оперативною пам'яттю в режимі прямого доступу. При записі даних по адресах, що знаходяться в кеші, контроллер ліквідовує копії цих блоків в кеші. Всю роботу по синхронізації даних в DRAM і кеші бере на себе цей контроллер.

Однокристальнийконтроллер кеш-пам'яті фірми ASUSTEC, спільно із пам'яттю даних 32 Кбайта забезпечує вірогідність попадання більше 95%. Це досягається завдяки використанню чотирьохканального модульно-асоціативного звернення, яке відображує адресу оперативної пам'яті в одне з чотирьох комірок кеш-пам'яті. При цьому, внаслідок організації послідовного звернення до пам'яті даних, потрібне підключення всього одного банку пам'яті даних.

Контролер A38152 фірми Asustec має апаратні і програмні засоби, що забезпечують зв'язаність інформації: логіка стеження за шиною, яка забезпечує ліквідацію копій блоків в кеш-пам'яті, задавання області адрес, що не відображується в кеш-пам'ять (наприклад, для співпроцесора фірми Weitec і пристроїв введення/виведення).

На багатьох материнських платах можна вибирати між однорівневою або багаторівневою системами організації пам'яті. За умовчанням встановлюється режим багаторівневої пам'яті. Якщо Ви встановите режим однорівневої пам'яті, то кеш-пам'ять SRAM просто додається до адресного простору основної оперативної пам'яті. Однорівневу пам'ять краще використовувати, коли внутрішній кеш процесора за об'ємом перевершує ємкість кеш-пам'яті на материнській платі.

Вже до появи мікропроцесора i80486 фірми Intel стало ясно, що швидкість обміну даних процесор-пам'ять по системній шині відбувається дуже повільно навіть при використанні зовнішньої кеш-пам'яті. Тому вже в мікропроцесорі i80486 фірма Intel почала використовувати кеш-пам'ять, що знаходиться в самому процесорі. У процесорі i80486 здійснюється кешування системних регістрів - шляхом введення “тіньових" регістрів. Коли програма завантажує селектор в системний регістр, процесор автоматично прочитує (“кешує”) потрібний системний регістр в тіньовому регістрі. Після цього звернення до пам'яті досить скласти ефективну адресу із базовою адресою сегменту в тіньовому реєстрі, і отримати лінійну адресу. Це так званий кеш першого рівня. У мікропроцесорі Pentiumкешуванню почали піддавати не лише системні регістри, але і регістри даних і передвибірки команд.

Логічним продовженням з'явилося розміщення кеш-пам'яті і її контролера не на материнській платі, а на самому процесорі. При цьому вирішуються два завдання:

  • Спрощення шини передачі даних.

  • З'явилася можливість роботи кеш-пам'яті не на частоті шини, а на частоті процесора. При цьому швидкість роботи кеш-пам'яті збільшується.

Виходячи зі всього цього, в мікропроцесорі Pentium стала використовуватися| вбудована в нього кеш-пам'ять другого рівня. Завдяки ній швидкість роботи процесора на тих же системних платах зросла. Необхідно, відзначити, що виготовлення кеш-пам'яті другого рівня на кристалі процесора набагато збільшує вартість самого мікропроцесора. Саме для недорогих моделей комп'ютерів фірма Intel почала виготовляти процесори без кеша другого рівня або із кеш-пам'яттю меншого розміру (процесор IntelCeleron).


4.Постійно запам'ятовуючий пристрій (ПЗП)

Окрім оперативної пам'яті, під терміном "пам'ять" ми матимемо на увазі постійну і CMOS - пам'ять.

До постійної пам'яті відносять постійний запам’ятовуючий пристрій ПЗП (у англомовній літературі - ReadOnlyMemory, ROM, що дослівно перекладається як "пам'ять тільки для читання"), перепрограмовувані ПЗП, ППЗУ (у англомовній літературі – ProgrammableReadOnlyMemory, PROM), і флеш-пам’ять (flashmemory). Назва ПЗП говорить само за себе. Інформація в ПЗП записується на заводі-виробнику мікросхем пам'яті, і надалі змінити її значення не можна. У ПЗП зберігається критично важлива для комп'ютера інформація, яка не залежить від вибору операційної системи. Програмований ПЗП відрізняється від звичайного тим, що інформація на цій мікросхемі може стиратися спеціальними методами (наприклад, променями ультрафіолету), після чого користувач може повторно записати на неї інформацію. Цю інформацію буде не можливо видалити до наступної такої операції стирання інформації.


5.Флеш-пам’ять

Flash по-англійськи – це "спалах, проблиск". Флеш-пам’ять є незалежною пам'яттю (як і ПЗП і ППЗУ). При виключенні комп'ютера її вміст зберігається. Проте вміст flash-пам’яті багато разів перезаписувати, не виймаючи її із комп'ютера (на відміну від ППЗУ). Запис відбувається повільніше, ніж прочитування, і здійснюється імпульсами підвищеної напруги. Внаслідок цього, а також із-за її вартості, флеш-пам'ять не замінить мікросхеми ОЗП.


6.CMOS-пам’ять

CMOS-пам’ять – енергозалежна, перезаписувана пам'ять, яка при своїй роботі, майже не споживає енергії. CMOS переводиться як complementarymetaloxodesemiconductor – "компліментарний метал - оксид - напівпровідниковий". Достоїнства цієї пам'яті – низьке споживання енергії, висока швидкодія. У CMOS- пам'яті комп'ютера знаходяться| важливі для його роботи налаштування, які користувач може міняти для оптимізації роботи комп'ютера. Живиться ця пам'ять від невеликого акумулятора, вбудованого в материнську плату.


Недоліки перезаписуваної пам'яті

Основний недолік ПЗП – неможливість відновити інформацію в цьому виді пам'яті, – одночасно є і його перевагою: дані неможливо втратити випадково і умисно.

Втрата даних в CMOS

Комп'ютери із ISA шиною (процесори, що містять, аж до i80286), мали мінімум налаштувань. Часто вони цілком нормально працювали в своїй основній конфігурації.

Ситуація змінилася після появи на комп'ютерах пам'яті більш ніж 16 Мбайт, і PCI-шини. Як з'ясувалося, в більшості випадків стандартне налаштування материнської плати стало непридатним. Для збереження налаштувань користувача їх сталі зберігати в CMOS-пам’яті.

Інколи вміст CMOS-пам’яті руйнується. Це можливо в наступних випадках:

  • Дія вірусу. При своїй роботі вірус може спеціально впроваджувати в CMOS-пам’ять, щоб забезпечувати кращі умови для його поширення або спеціально вивести комп'ютер із ладу.

  • Несправність акумулятора. В деяких випадках акумулятор CMOS-пам’яті може розряджатися (від часу або короткого замикання на платі.) В цьому випадку вміст CMOS може руйнуватися не відразу, а після двох - трьох діб.

  • Стрибок напруги при роботі із CMOS. В цьому випадку наслідки непередбачувані.

  • Установка пароля на завантаження. Інколи користувач для захисту від несанкціонованого доступу встановлює "пароль на завантаження". Якщо він потім забуде пароль, то для запуску комп'ютера буде необхідне скидання параметрів CMOS-пам’яті шляхом короткого замикання її акумулятора.

Для відновлення параметрів CMOS-пам’яті її скидання існують опції "стандартного" і безпечного" налаштування цієї пам'яті на материнській платі. Користувачеві в цьому випадку доведеться відновлювати не все, а тільки частину параметрів. Опції "стандартного" і "безпечного" налаштування зберігаються в ПЗП і змінити їх неможливо.


Втрата даних в flash-памяті

Втрата даних в flash-пам’яті можлива по тих же причинах, що і в CMOS-пам’яті. Проте для флеш-пам’яті немає можливості повернутися до первинних установок! У зв'язку з цим втрата інформації у флеш-пам’яті може бути непоправною.


Основна рекомендована література

  1. Вильям Столлингс Структура организация и архитектура компьютерных систем, 5-е изд. – М: Издательский дом «Вильямс», 2002. – 896с.

  2. Таненбаум Э, Архитектура компьютера. 5-е изд. – СПб.: Питер, 2007. – 844 с.

  3. Гук М.Ю. Аппаратные средства ІВМ РС. 3-изд. - СПб.: Издательство «Питер», 2008. - 1072 с.

  4. Жмакин А.П., Архитектура ЭВМ.- СПб.: БХВ-Петербург, 2008. – 320с

  5. Гук М., Юров В. Процессоры Рentium VI, Athlon и DURON.-СПб.:- «Издательство «Питер», 2001. - 480 с.










Схожі:




База даних захищена авторським правом ©lib.exdat.com
При копіюванні матеріалу обов'язкове зазначення активного посилання відкритою для індексації.
звернутися до адміністрації