Поиск по базе сайта:
Тема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом» icon

Тема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом»




Скачати 236.36 Kb.
НазваТема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом»
Дата конвертації15.11.2012
Розмір236.36 Kb.
ТипДокументи
1. /AKC/БЛАНК_контролю_нау.doc
2. /AKC/КОНТРОЛЬНА_АКС.doc
3. /AKC/ЛЕКЦIф_м1/01_ЛЕКЦIЯ__1.doc
4. /AKC/ЛЕКЦIф_м1/02_ЛЕКЦIЯ__2.doc
5. /AKC/ЛЕКЦIф_м1/03_ЛЕКЦIЯ__3.doc
6. /AKC/ЛЕКЦIф_м1/04_ЛЕКЦIЯ__4.doc
7. /AKC/ЛЕКЦIф_м1/05_ЛЕКЦIЯ__5.doc
8. /AKC/ЛЕКЦIф_м1/06_ЛЕКЦIЯ__6.doc
9. /AKC/ЛЕКЦIф_м1/07_ЛЕКЦIЯ__7.doc
10. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/01_x86.doc
11. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/02_Поколiння_процесорiв_з_1_по_7.doc
12. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/03_Процесори_молодших_поколiнь.doc
13. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/04_Мiкропроцесори_шостого_поколiння.doc
14. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/05_Архiтектура_IA64.doc
15. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/06_Огляд_сучасних_процесорiв.doc
16. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_00_ЛЕКЦIЯ__8.doc
17. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_ПРОЦЕСОРИ_мат.doc
18. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_Типи процесорiв.doc
19. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_01_ОРГАНIЗАЦ_ПАМ+.doc
20. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_02_ДИНАМIЧНА_ПАМ+.doc
21. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_03_ТАЙМIНГИ+.doc
22. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_а_ЛЕКЦIЯ_ОП.doc
23. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_б_ЛЕКЦIЯ_Таймiнги.doc
24. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_в_ЛЕКЦIЯ_Огляд_ОП.doc
25. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_00_Фiзична структура HDD.doc
26. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_01_НАКОПИЧУВАЧI_+.doc
27. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ЛЕКЦIЯ_RAID_.doc
28. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ПРИСТР_ЗБЕРЕЖ_ДАНИХ_1+.doc
29. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_03_IDE.doc
30. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_04_SCSI_.doc
31. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01_ШИНИ_розширення.doc
32. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01а_PCI.doc
33. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01б_PCI_express.doc
34. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_00_Iнтерфейси.doc
35. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_01_СОМ.doc
36. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_02_LPT.doc
37. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_03+06_Iнтерфейси.doc
38. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_04_USB+FireWire.doc
39. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_05_Fibre Channel.doc
40. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_07_Bluetooth.doc
41. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_08_IrDa.doc
42. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_Вiдесистема.doc
43. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_вiдеоадаптер.doc
44. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_01_Аудио_ГУК_Р12.doc
45. /AKC/ПИТАННЯ+модуль2+акс.doc
46. /AKC/ПИТАННЯ_МОДУЛЬ_ь1+.doc
47. /AKC/тесты с ответами.doc
Національний авіаційний унуверситет
Завдання на контрольну роботу завданям курсової роботи з дисципліни «Архітектура комп’ютерних систем»
Тема 1 Класичні основи побудови еом. Покоління комп’ютерів
Тема 2 Основні архітектури кс
Тема: Системні ресурси Системними ресурсами
Тема: Системні ресурси. (продовження) Система переривань
Тема: Системні ресурси (продовження) Прямий доступ до пам'яті dma
1. Поняття системної плати
Тема організація введення-виведення І bios
X86 Intel 80x86
Архітектура і мікроархітектура процесорів. Покоління процесорів
Мікропроцесори фірми Intel молодших поколінь
Мікропроцесори шостого покоління
Архітектура ia-64
Arhitektura komp system
Рис 1 Верхній рівень структурної організації комп‘ютера
Зміст Введення
Тип процессора Микро-архитектура
Підсистеми пам'яті
Динамічне озп. Конструктивні особливості
Таймінги пам'яті поняття «таймінгів»
Тема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом»
Тема 13. Таймінги
Arhitektura komp system
Тема 14. Фізична структура жорсткого диску
Жорсткі диски. Введення 2 Фізичний пристрій жорсткого диска 2
Raid-масиви початкового рівня Що таке raid?
Устройства хранения данных
Интерфейс ide ata/atapi и sата
Arhitektura komp system
8. pci/pci-x
Шини pci/pci-x
Шина pci express Шина pci express
Usb fireWire ps/2 ata (ide)/ атарі
Інтерфейс rs-232C — com-порт
Паралельний інтерфейс — lpt-порт
Універсальна послідовна шина
Usb (Universal Serial Bus універсальна послідовна шина) є промисловим стандартом розширення архітектури рс, орієнтованим на інтеграцію з телефонією І пристроями побутової електроніки. Версія 1
Fibre Channel Fibre Channel
Arhitektura komp system
Arhitektura komp system
Arhitektura komp system
Тема 11. Відеоадаптер
Img src= 44 html 2f3a33e
Питання до модуля №2
2) Основні компоненти машини фон Неймана 3) Які покоління комп’ютерів характеризуються децентралізацією управління процедурами вводу-виводу (системи переривання програм)
Які принципи програмно-керованих еом не використовувалися Нейманом

ТЕМА 12. КЛАСИФІКАЦІЯ ЗАПАМ’ЯТОВУЮЧИХ ПРИСТРОЇВ. ТИПИ ОПЕРАТИВНОЇ ПАМ’ЯТІ

План лекції

  1. Поняття «пам’ять ЕОМ». Основні параметри запам’ятовуючих пристроїв

  2. Класифікація запам’ятовуючих пристроїв.

  3. Ієрархічна структура пам’яті.

  4. Типи кеш-пам’яті.

  5. Елементна база оперативної пам’яті (ОП). Покоління ОП.

  6. Динамічний ОЗП

    1. DIP

    2. SIPP

    3. SIMM

    4. DIMM

      1. SDRAM

      2. ESDRAM

      3. SLDRAM

      4. RDRAM, RIMM

      5. DDR, DDR2, DDR3


1. Поняття «пам’ять ЕОМ». Основні параметри запам’ятовуючих пристроїв

Пам'яттю ЕОМ називається сукупність пристроїв, що служать для запам'ятовування, зберігання та видачі інформації. Окремі пристрої, що входять в цю сукупність, називаються запам’ятовуючими пристроями (ЗП) того чи іншого типу.

Термін "запам'ятовуючий пристрій" звичайно використовується, коли мова йде про принцип побудови деякого пристрою пам'яті (наприклад, напівпровідниковий ЗП, ЗП на жорсткому магнітному диску і т.п.), а термін "пам'ять" - коли хочуть підкреслити виконувану пристроєм пам'яті логічну функцію або місце розташування у складі обладнання ЕОМ (наприклад, оперативна пам'ять - ОП, зовнішня пам'ять і т.п.). У тих питаннях, де ці відмінності не мають принципового значення, терміни "пам'ять" і "запам'ятовуючий пристрій" будемо використовувати як синоніми.

Запам'ятовувальні пристрої відіграють важливу роль у загальній структурі ЕОМ. За деякими оцінками продуктивність комп'ютера на різних класах завдань на 40-50% визначається характеристиками ЗП різних типів, що входять до його складу.

До основних параметрів, що характеризують запам'ятовувальні пристрої, відносяться ємність і швидкодію.

Ємність пам'яті - Це максимальна кількість даних, що в ній може зберігатися.

Ємність пристрою, що запам'ятовує вимірюється кількістю елементів, які адресуються (комірок) ЗП і розміром комірки в бітах. В даний час практично всі запам'ятовувальні пристрої мають мінімальний елемент, який адресується 1 байт (1 байт = 8 двійкових розрядів (біт)). Тому ємність пам'яті звичайно визначається в байтах, кілобайтах (1Кбайт = 210 байт), мегабайтах (1Мбайт = 220 байт), гігабайти (1Гбайт = 230 байт) і т.д.

За одне звернення до запам'ятовуючому пристрої проводиться зчитування або запис деякої одиниці даних, що зветься словом, різної для пристроїв різного типу. Це визначає різну організацію пам'яті. Наприклад, пам'ять об'ємом 1 мегабайт може бути організована як 1М слів по 1 байту, або 512К слів по 2 байти кожне, або 256К слів по 4 байти і т.д.

У той же час, у кожній ЕОМ використовується своє поняття машинного слова, що застосовується при визначенні архітектури комп'ютера, зокрема при його програмуванні, і не залежить від розмірності слова пам'яті, яка використовується для побудови даної ЕОМ. Наприклад, комп'ютери з архітектурою IBM PC мають машинне слово довжиною 2 байти.

Швидкодія пам'яті визначається тривалістю операції обігу, тобто часом, що витрачається на пошук потрібної інформації в пам'яті і на її читання, або час на пошук місця в пам'яті, що призначається для зберігання цієї інформації, і на її запис:

tобр = Max (tобр чт, Tобр зп)

де tобр рах -- швидкодію ЗП при зчитуванні інформації; tобр зп -- швидкодію ЗП при записі.

2. Класифікація запам'ятовуючих пристроїв


Запам'ятовувальні пристрої можна класифікувати за цілим рядом параметрів і ознак. На рис.1 представлена класифікація за типом обігу та організації доступу до комірок ЗП.



Рис. 1. Класифікація запам'ятовуючих пристроїв




За типом звернення ЗП діляться на пристрої, що допускають як читання, так і запис інформації, і постійні запам'ятовувальні пристрої (ПЗП), призначені лише для читання записаних у них даних (ROM -- read only memory). ЗП першого типу використовуються в процесі роботи процесора для зберігання виконуваних програм, вихідних даних, проміжних і остаточних результатів. У ПЗП, як правило, зберігаються системні програми, необхідні для запуску комп'ютера в роботу, а також константи. В деяких ЕОМ, призначених, наприклад, для роботи в системах управління з одним і тим же незмінним алгоритмами, все програмне забезпечення може зберігатися в ПЗП.

У ЗП з довільним доступом (RAM -- random access memory) Час доступу не залежить від місця розташування ділянки пам'яті (наприклад, ОЗП).

У ЗП з прямим (циклічним) доступом завдяки безперервному обертанню носія інформації (наприклад, магнітний диск - МД) можливість звернення до деякого ділянці носія циклічно повторюється. Час доступу тут залежить від взаємного розташування цієї ділянки і головок читання/запису і багато в чому визначається швидкістю обертання носія.

У ЗП з послідовним доступом проводиться послідовний перегляд ділянок носія інформації, поки що потрібний ділянка не займе деякий потрібне положення навпаки головок читання/запису (наприклад, магнітні стрічки - МС).

Як зазначалося вище, основні характеристики запам'ятовуючих пристроїв - це ємність і швидкодія. Ідеальне запам'ятовуючий пристрій повинно мати нескінченно великою ємністю і мати нескінченно малий час звернення. На практиці ці параметри знаходяться в протиріччі один одному: в рамках одного типу ЗП удосконалення одного з них веде до погіршення значення іншого. До того ж слід мати на увазі і економічну доцільність побудови запам’ятовуючого пристрою з тими чи іншими характеристиками при даному рівні розвитку технології. Тому в даний час запам'ятовуючі пристрої комп'ютера, як це й припускав Нейман, будуються за ієрархічним принципом (рис. 2).

3. Ієрархічна структура пам’яті


Ієрархічна структура пам'яті дозволяє економічно ефективно поєднувати зберігання великих обсягів інформації з швидким доступом до інформації в процесі її обробки.




Рис. 2. Ієрархічна організація пам'яті в сучасних ЕОМ


Запам'ятовувальні пристрою (ЗП) підсистеми пам'яті ПК можна збудувати в наступну ієрархію (табл.1):

Таблиця 1. Ієрархія підсистеми пам'яті ПК



Тип ЗП

1985

2005

Час вибірки

Типовий об'єм

Ціна / байт

Час вибірки

Типовий об'єм

Ціна / байт

1

Сверхоперативний ЗП (регістри)

0,2 5 нс

16/32 біт

$ 3 - 100

0,01 1 нс

32/64/128 біт

$ 0,1 10

2

Швидкодіючий буферний ЗП (кеш)

20 100 нс

8Кб - 64Кб

~ $ 10

0,5 - 2 нс

32Кб 1Мб

$ 0,1 - 0,5

3

Оперативний (основний) ЗП

~ 0,5 мс

1Мб - 256Мб

$ 0,02 1

2 нс 20 нс

128Мб - 4Гб

$ 0,01 0,1

4

Зовнішній ЗП (масова пам'ять)

10 - 100 мс

1Мб - 1Гб

$ 0,002 - 0,04

5 - 20 мс

1Гб - 0,5 Тб

$ 0,001 - 0,01

На нижньому рівні ієрархії знаходиться регістрова пам'ять - набір регістрів, що входять безпосередньо до складу мікропроцесора (центрального процесора CPU). Регістри CPU програмно доступні і зберігають інформацію, найбільш часто використовується під час виконання програми: проміжні результати, складові частини адрес, лічильники циклів і т.д. Реєстрова пам'ять має відносно невеликий об'єм (до декількох десятків машинних слів). РП працює на частоті процесора, тому час доступу до неї мінімальний. Наприклад, при частоті роботи процесора 2 Ггц час звернення до його регістрів складе всього 0,5 нс.

Оперативна пам'ять - пристрій, який служить для зберігання інформації (програм, вихідних даних, проміжних і кінцевих результатів обробки), безпосередньо використовуваної в ході виконання програми в процесорі. В даний час обсяг ОП персональних комп'ютерів становить кілька гігабайт. Оперативна пам'ять працює на частоті системної шини і вимагає 6-8 циклів синхронізації шини для звернення до неї. Так, при частоті роботи системної шини 100 МГц (при цьому період дорівнює 10 нс) час звернення до оперативної пам'яті складе кілька десятків наносекунд.

Для заповнення пробілу між РП та ОП за обсягом і часу звернення в даний час використовується кеш-пам'ять, яка організована як більш швидкодіюча (а, отже, більш дорога) статична оперативна пам'ять зі спеціальним механізмом запису та зчитування інформації і призначена для зберігання інформації, що найчастіше використовується при роботі програми. Як правило, частина кеш-пам'яті розташовується безпосередньо на кристалі мікропроцесора (внутрішній кеш), а частина - поза ним (зовнішня кеш-пам'ять). Кеш-пам'ять програмно недоступна. Для звернення до неї використовуються апаратні засоби процесора і комп'ютера.

4. Типи кеш-пам’яті


Кеш-пам'ять є швидкодіюче ЗП, розміщене на одному кристалі з ЦП або зовнішнє по відношенню до ЦП. Кеш служить високошвидкісним буфером між ЦП та щодо повільної основною пам'яттю. Ідея кеш-пам'яті заснована на прогнозуванні найбільш ймовірних звернень ЦП до оперативної пам'яті. В основу такого підходу покладено принцип тимчасової і просторової локальності програми.

Якщо ЦП звернувся до якого-небудь об'єкту оперативної пам'яті, з високою часткою ймовірності ЦП незабаром знову звернеться до цього об'єкта. Прикладом цієї ситуації може бути код або дані в циклах. Ця концепція описується принципом тимчасової локальності, відповідно до якого часто використовувані об'єкти оперативної пам'яті повинні бути "ближче" до ЦП (у кеші).

Для узгодження вмісту кеш-пам'яті і оперативної пам'яті використовують три методи запису:

  1. Наскрізний запис (write through) - одночасно з кеш-пам'яті оновлюється оперативна пам'ять.

  2. Буферизований наскрізний запис (buffered write through) - інформація затримується в кеш-буфері перед записом у оперативну пам'ять і переписується в оперативну пам'ять в ті цикли, коли ЦП до неї не звертається.

  3. Зворотній запис (write back) - використовується біт зміни в полі тега, і рядок переписується у оперативну пам'ять тільки в тому випадку, якщо зміни біт дорівнює 1.

Як правило, всі методи запису, крім наскрізного, дозволяють для збільшення продуктивності відкладати і групувати операції запису в оперативну пам'ять.

У структурі кеш-пам'яті виділяють два типи блоків даних:

  1. пам'ять відображення даних (власне самі дані, дубльовані з оперативної пам'яті);

  2. пам'ять тегів (ознаки, що вказують на розташування кешованих даних у оперативної пам'яті).

Простір пам'яті відображення даних у кеші розбивається на рядки - блоки фіксованої довжини (наприклад, 32, 64 або 128 байт). Кожен рядок кеша може містити безперервний вирівняний блок байт з оперативної пам'яті. Який саме блок оперативної пам'яті відображений на даному рядок кеша, визначається тегом рядка і алгоритмом відображення. За алгоритмами відображення оперативної пам'яті в кеш виділяють три типи кеш-пам'яті:

  1. повністю асоціативний кеш;

  2. кеш прямого відображення;

  3. множинний асоціативний кеш.

Для повністю асоціативного кеша характерно, що кеш-контролер може помістити будь-який блок оперативної пам'яті в будь-який рядок кеш-пам'яті. У цьому випадку фізична адреса розбивається на дві частини: зміщення у блоці (рядку кеша) і номер блоку. При розміщені блоку в кеш номер блоку зберігається в тезі відповідного рядка. Коли ЦП звертається до кешу за необхідним блоком, кеш-промах буде виявлений тільки після порівняння тегів всіх рядків з номером блоку.

Одна з основних переваг даного способу відображення - хороша утилізація оперативної пам'яті, тому що немає обмежень на те, який блок може бути відображений на тому чи іншому рядку кеш-пам'яті. До недоліків слід віднести складну апаратну реалізацію цього способу, що вимагає великої кількості схемотехніки (в основному компараторів), що призводить до збільшення часу доступу до такого кешу і збільшення його вартості.


5. Елементна база оперативної пам’яті (ОП). Покоління ОП

Оперативний запам'ятовуючий пристрій є мабуть, одним з найперших пристроїв обчислювальної машини. Вона була присутня вже в першому поколінні ЕОМ по архітектурі, створених в сорокових, — на початку п'ятдесятих років двадцятого століття. За ці п'ятдесят років змінилося не одне покоління елементної бази, на котрих була побудована пам'ять. Тому приводиться деяка класифікація ОЗП за елементною базою і конструктивними особливостями.

Енергозалежна і незалежна пам'ять

ЕОМ першого покоління по елементній базі були вкрай не надійними. Так, середній час роботи до відмови для ЕВМ “ENIAC” складав 30 хвилин. Швидкість обрахунку при цьому була не порівнянна із швидкістю обрахунку сучасних комп'ютерів. Тому вимоги до збереження даних в пам'яті комп'ютера при відмові ЕОМ були суворіші, ніж вимоги до швидкодії оперативної пам'яті. Внаслідок цього в цих ЕОМ використовувалася незалежна пам'ять.

Незалежна пам'ять дозволяла зберігати введені в неї дані тривалий час (до одного місяця) при відключенні живлення. Найчастіше як незалежна пам'ять використовувалися феритові сердечники. Вони представляли собою тор, виготовлений із спеціальних матеріалів — феритів. Ферити характеризуються тим, що петля гістерезису залежності їх намагніченості від зовнішнього магнітного поля носить практично прямокутний характер.



Рис.1 Діаграма намагніченості феритів.

Внаслідок цього намагніченість цього осердя міняється скачками (положення двійкового 0 або 1, див. рис.1.) Тому, зібравши схему, показану на рисунку 2, практично зібраний простий елемент пам'яті ємкістю в 1 біт. Пам'ять на феритових осердях працювала повільно і неефективно: адже на перемагнічування осердя був потрібний час і витрачалося багато електричної енергії. Тому із поліпшенням надійності елементної бази ЕОМ незалежна пам'ять стала витіснятися енергозалежною — швидшою, економнішою і дешевшою. Проте, вчені різних країн як і раніше ведуть роботи по пошуку швидкої енергозалежної пам'яті, котра могла б працювати в ЕОМ для критично важливих застосувань, перш за все військових.



Рис. 2 Схема елементу пам'яті на феритових сердечниках.

Напівпровідникова пам'ять.

На відміну від пам'яті на феритових осердях напівпровідникова пам'ять енергозалежна. Це означає, що при виключенні живленняїї вміст втрачається.

Перевагами ж напівпровідникової пам'яті перед її замінниками є:

  • мала розсіювана потужність;

  • висока швидкодія;

  • компактність.

Ці переваги набагато перекривають недоліки напівпровідникової пам'яті, що роблять її незамінною в ОЗП сучасних комп'ютерів.


SRAM і DRAM

Напівпровідникова оперативна пам'ять нині ділиться на статичне ОЗП (SRAM) і динамічне ОЗП (DRAM). Перш, ніж пояснювати різницю між ними, розгледимо еволюцію напівпровідникової пам'яті за останні сорок років.

Тригери

Тригером називають елемент на транзисторах, котрий може знаходитися в одному з двох стійких станів (0 і 1), а по зовнішньому сигналу він здатний міняти. Таким чином, тригер може служити елементом пам'яті, що зберігає один біт інформації. Будь-який тригер можна створити з трьох основних логічних елементів: І, АБО, НЕ. Тому все, що відноситься до елементної бази логіки, відноситься і до тригерів. Сама ж пам'ять, заснована на тригерах, називається статичною (SRAM).

  1. РТЛ - резистивно-транзисторна логіка. Історично є першою елементною базою логіки, що працювала на ЕОМ другого покоління. Володіє великою розсіюючою потужністю (понад 100 мВт на логічний елемент). Не застосовувалася вже в ЕОМ третього покоління.

  2. ТТЛ, або Т²Л — транзисторно-транзисторна логіка. Реалізована на біполярних транзисторах. Використовувалася в інтегральних схемах малого і середнього ступеня інтеграції. Володіє часом затримки сигналу в логічному елементі 10— нс, а споживана потужність на елемент —10 мВт.

  3. ТТЛ-Шотки - це| модифікація ТТЛ з використанням діода Шотки. Володіє меншим часом затримки (3 нс) і високою розсіюваною потужністю (20 мВт).








  1. ІІЛ, або І²Л — інтегральна інжекторна логіка. Це різновид ТТЛ, базовим елементом котрого є не біполярні транзистори одного роду (pnp або npn), а горизонтально розташованого p+n+p транзистора і вертикально розташованого npn транзистора. Це дозволяє створити високу щільність елементів на біс і СБІС. При цьому споживана потужність рівна 50 мкВт на елемент і час затримки сигналу – 10 нс.

  2. ЕЗЛ — логічні елементи із емітерними зв'язками. Ця логіка також побудована на біполярних транзисторах. Час затримки в них —0,5 — 2 нс, споживана потужність — 25 — 50 мВт.




  1. Елементи на МДП (МОП) — транзисторах. Це схеми, в яких біполярні транзистори замінені на польові. Час затримки таких елементів складає від 1 до 10 нс, споживана потужність — від 0,1 до 1,0 мВт

  2. CMOS (КМОП) — логіка (комплементарна логіка.) В цій логіці використовуються симетрично включені N-МОП і P-МОП транзистори. Споживана потужність в статичному режимі —50 мкВт, затримка —10 —50 нс.

Як видно із цього огляду, логіка на біполярних транзисторах найшвидша, але одночасно найдорожча і володіє високою потужністю розсіяння (це означає, що краще “гріється”.) За інших рівних умов логіка на польових транзисторах повільніша, але володіє меншим електроспоживанням і меншою вартістю.


6. Динамічний ОЗП

Для того, щоб здешевити оперативну пам'ять, в 90-х роках XX століття замість дорогого статичного ОЗП на тригерах почали використовувати динамічне ОЗП (DRAM). Принцип пристрою DRAM наступний: система метал-діелектрик-полупровідник здатна працювати як конденсатор. Як відомо, конденсатор здатний якийсь час “тримати” на собі електричний заряд. Позначивши “заряджений” стан як 1 і “незаряджений” як 0, ми отримаємо елемент пам'яті ємкістю 1 біт. Оскільки заряд на конденсаторі розсівається через деякий проміжок часу (котрий залежить від якості матеріалу і технології його виготовлення), то його необхідно періодично “заряджати” (регенерувати), прочитуючи і знов записуючи в нього дані. Через це і виникло поняття “динамічна” для цього виду пам'яті.

Більш ні за 20 років, минулих з часу створення перших мікросхем DRAM, їх розвиток йшов “семимильними" кроками в порівнянні з SRAM.

Конструктивні особливості.

Динамічне ОЗП з часу своєї появи, проходило декілька стадій зросту, і процес її вдосконалення не зупиняється. За свою історію DRAM змінювала свій вигляд кілька разів. Спочатку мікросхеми динамічного ОЗП вироблялися в DIP-корпусах. Потім їх змінили модулі, що складаються з декількох мікросхем: SIPP, SIMM і, нарешті, DIMM і RIMM. Розгледимо ці різновиди детальніше.


DIP



Рис. 3.1 Модуль пам'яті DIP

DIP-корпус – це історично сама стародавня реалізація DRAM. DIP-корпус відповідає стандарту IC. Звичайно це маленький чорний корпус із пластмаси, по обох сторонах якого розташовуються металеві контакти (Рис. 3.1).




Рис. 3 Банк модулів пам'яті DIP

Мікросхеми (по-іншому, чіпи) динамічного ОЗП встановлюються так званими банками. Банки бувають на 64, 256 Кбайт, 1 і 4 Мбайт. Кожен банк складається з дев'яти окремих однакових чіпів. З них вісім чіпів призначено для зберігання інформації, а дев'ятий чіп служить для перевірки парності решти восьми мікросхем цього банку.

Чіпи пам'яті бувають одно і чотирьох розрядними, і мають ємкість 64 Кбіт, 256 Кбіт, 1 і 4 Мбіт.

Слід зазначити, що пам'яттю із DIP-корпусами комплектувалися персональні комп'ютери із мікропроцесорами i8086/88, i80286 і, частково, i80386SX/DX. Установка і заміна цього вигляду пам'яті була нетривіальним завданням. Мало того, що доводилося підбирати чіпи для банків пам'яті однакової розрядності і ємності. Доводилося докладати зусилля і кмітливість, аби чіпи правильно встановлювалися в роз'єми. До того ж необхідно було не зруйнувати контакти механічно, не пошкодити їх інструментом, статичною електрикою, брудом тощо. Тому вже в комп'ютерах із процесором i80386DX ці мікросхеми почали замінювати пам'яттю SIPP і SIMM.


SIPP (SIP)

Однією з незаслужено забутих конструкцій модулів пам'яті є SIPP-модулі. Ці модулі представляють собою маленькі плати із декількома напаяними мікросхемами DRAM.

SIPP це скорочення слів - Single Inline Package. SIPP-модулі з'єднуються із системною платою за допомогою контактних дротиків. Під контактною колодкою знаходяться 30 маленьких дротиків (дивися рис. 3.3.), які вставляються у відповідну панель системної плати .




Рис. 4 Модуль пам'яті SIPP


Модулі SIPP мали певні вирізи, які не дозволяли вставити їх в роз'єми неправильним чином. Цей вид модулів лідирував по простоті їх установки на системну плату.


SIMM

Абревіатура SIMM розшифровується як Single Inline Memory Module (Модуль пам'яті з однорядним розташуванням виводів.) Він включає в себе все те, що для DIP називалося банком.




Рис. 5 Модуль пам'яті SIMM


Модулі SIMM можуть мати об'єм 256 Кбайт, 1, 2, 4, 8, 16 і 32 Мбайт. З'єднання SIMM-модулей з системною платою здійснюється за допомогою колодок (див. рисунок 6.)

Р
ис. 6 Установка модуля пам'яті SIMM


Модуль вставляється в пластмасову колодку під кутом 70 - градусів, а потім затискається пластмасовим тримачем. При цьому плата встає вертикально. Спеціальні вирізи на модулі пам'яті не дозволить поставити їх неправильним чином .

Модулі SIMM для з'єднання із системною платою мають не дротики, а позолочені смужки (так звані pin, піни).


Порівняння SIMM-модулiв

SIMM-модулі в своєму розвитку проходили два етапи. Першими представниками SIMM-модулiв були 30-пінові SIMM FPM DRAM. Їх максимальна частота роботи була 29 Мгц. За стандартний же час доступу до пам'яті вважалося 70 нс. Ці модулі вже насилу працювали на комп'ютерах із мікропроцесорами i80486DX2, і були витіснені спочатку 72-пінові FPM DRAM, а потім EDO RAM.

SIMM EDO RAM мають лише 72 піна і можуть працювати на частоті до 50 Мгц. Цими модулями пам'яті оснащувалися комп'ютери із процесорами Intel| 80486DX2/DX4, Intel Pentium, Pentium Pro і Pentium MMX, а також AMD 80586 і K5. Ці модулі встановлювалися на платах із чіпсетом Intel 440TX, 440EX, 440LX, 450NX; VIA Apollo MVP 3/4, Pro/Pro+; ALI Alladin 4/4+/V/PRO II, ALI Alladin TNT2.

Нині SIMM-модулі, як 30-pin, так і 72-pin є історією.


Причини підвищення швидкості роботи EDO RAM

Не дивлячись на невеликі конструктивні відмінності, і FPM, і EDO RAM робилися за однією і тією ж технологією, тому швидкість роботи мала б бути одна і та ж. Дійсно, і FPM, і EDO RAM мають однаковий час прочитування першої комірки — 60 — 70 нс. Проте в EDO RAM застосований метод зчитування послідовних комірок. При зверненні до EDO RAM активізується не лише перша, але і подальші комірки в ланцюжку. Тому, маючи той же час при зверненні до однієї комірки, EDO RAM звертається до наступних комірок в ланцюжку значно швидше. Оскільки звернення до послідовно наступних один за одним областей пам'яті відбувається частіше, ніж до її різних ділянок (якщо відсутня фрагментація пам'яті), то виграш в сумарній швидкості звернення до пам'яті суттєвий. Проте навіть для EDO RAM існує межа частоти, на котрій вона може працювати. Не дивлячись ні на які хитрування, модулі SIMM не можуть працювати на частоті локальної шини PCI, що перевищує 66 Мгц. З появою в 1996 році процесора Intel Pentium II і чіпсета Intel 440BX частота локальної шини зросла до 100 Мгц, що змусило виробників динамічного ОЗП перейти на інші технології, перш за все DIMM SDRAM.


DIMM

Абревіатура DIMM розшифровується як Dual Inline Memory Module (Модуль пам'яті із подвійним розташуванням виводів). У модулі DIMM є 168 контактів, котрі розташовані з двох сторін плати і розділені ізолятором. Також змінилися і роз'єми для DIMM-модулів.

Слід зазначити, що роз'єми DIMM мають багато різновидів DRAM. До того ж аж до останнього часу модулі DIMM не мали засобів конфігурування (на відміну від SIMM-модулів). Тому для полегшення вибору потрібного модуля - різні типи DIMM мають від одного до трьох вирізів на модулі пам'яті. Вони запобігають від неправильного вибору і неправильної установки модулів пам'яті.


SDRAM

Абревіатура SDRAM розшифровується як Synchronic DRAM (динамічне ОЗП із синхронним інтерфейсом). Цим вони відрізняються від FPM і EDO DRAM, що працюють по асинхронному інтерфейсі.




Рис. 7 Модуль пам'яті SDRAM


Із асинхронним інтерфейсом процесор повинен чекати, поки DRAM закінчить виконання своїх внутрішніх операцій. Вони зазвичай займають 60 нс. У DRAM із синхронним управлінням відбувається замикання інформації від процесора під управлінням системного годинника. Тригери запам'ятовують адреси, сигнали управління і даних. Це дозволяє процесору виконувати інші завдання. Після певної кількості циклів дані стають доступними, і процесор може їх прочитувати. Таким чином, зменшується час простою процесора під час регенерації пам'яті.

Інша перевага синхронного інтерфейсу - це те, що системний годинник задає часові межі, необхідні DRAM. Це виключає необхідність наявності безлічі стробуючих імпульсів, обов'язкових для асинхронного інтерфейсу. Це, по-перше, зменшує трафік по локальній шині (немає “зайвих”сигналів), а по-друге, дозволяє спростити операції введення-виводу (у операціях пересилки центральний процесор або контроллер DMA вже не повинні виділяти корисну інформацію серед службових стробуючих імпульсів і бітів парності). По-третє, всі операції введення/виводу на локальній шині почали управлятися одними і тими ж синхроімпульсами, що само по собі добре.

Хоча SDRAM з'явилася давно, використання її гальмувалося високою (на 33%) ціною в порівнянні з EDO RAM. “Зоряний час” SDRAM настав в 1997 році, після появи чіпсета 440BX, що працює на частоті 100 Мгц. Внаслідок цього частка ринку SDRAM за рік виросла в два рази (з 25% в 1997 році до 50% в 1998 році.)


ESDRAM

Наступним оригінальним рішенням, що збільшило частоту роботи SDRAM, з'явилося створення кеша SRAM на самому модулі динамічного ОЗП. Так з'явилася специфікація Enhanced SDRAM

(ESDRAM). Це дозволило підняти частоту роботи модуля до 200 Мгц. Призначення кеша на модулі таке саме, що і кеш другого рівня процесора - зберігання найбільш часто використовуваних даних.


SDRAM II (DDR)

Специфікація SDRAM II (або DDR SDRAM) не має цілковитої сумісності із SDRAM. Ця специфікація дозволяє збільшити частоту роботи SDRAM за рахунок роботи на обох межах тактового сигналу, тобто на підйомі і спаді. Проте SDRAM II використовує той же 168-ми контактний роз'єм DIMM.




Рис. 8 Модуль пам'яті DDR DRAM (SDRAM II)


SLDRAM

SLDRAM, продукт DRAM-консорціума, є найближчим конкурентом Rambus. Цей консорціум об'єднує дванадцять виробників DRAM. SLDRAM продовжує подальший розвиток технології SDRAM, розширюючи чотирьохбанкову архітектуру модуля до шістнадцяти банків. Крім того, добавляє новий інтерфейс і логіка, що управляє, дозволяючи використовувати пакетний протокол для адресації елементів пам'яті. SLDRAM передає дані так само як і RDRAM, по кожному такту системного таймера.


Rambus (RDRAM, RIMM)

RDRAM - багатофункціональний протокол обміну даними між мікросхемами, що дозволяє передачу даних по спрощеній шині, що працює на високій частоті. RDRAM є інтегрованою на системному рівні технологією.



Рис. 9 Модуль пам'яті RDRAM (RIMM)

Ключовими елементами RDRAM є:

  • модулі DRAM, що базуються на Rambus;

  • комірки Rambus ASIC (RACs);

  • схема з'єднання чіпів, звана Rambus Channel

RamBus, вперше використаний в графічних робочих станціях в 1995 році, використовує унікальну технологію RSL (Rambus Signal Logic - сигнальна логіка Rambus), що дозволяє використання частот передачі даних до 600MHz на звичайних системах і материнських платах. Існує два види Rambus - RDRAM і Concurrent RDRAM. Мікросхеми RDRAM вже проводяться, а Concurrent RDRAM була запущена у виробництво в кінці 1997 року. Третій вид RDRAM - Direct RDRAM, початок його виробництва в 1999 році.

Rambus використовує низьковольтові сигнали і забезпечує передачу даних по обох рівнях сигналу системного таймера. RDRAM використовує 8-бітовий інтерфейс, тоді як EDO RAM і SDRAM використовують 4-, 8- і 16-бітовий інтерфейс. RAMBUS запатентована 11 найбільшими виробниками DRAM, що забезпечують 85% всього ринку пам'яті.

У 1996 році консорціум RDRAM отримав підтримку з боку корпорації Intel, і нові чіпсети фірми Intel підтримують технологію RDRAM з 1999 року. Ігрові відеоприставки Nintendo 64 використовують технологію Rambus для 3D-графіки і звуку високої якості.


Розглянемо ці компоненти детальніше:

1. Контроллер Direct Rambus — це головна шина підсистеми пам'яті. Вона розміщується на чіпі логіки, як і РС-чіпсет, мікропроцесор, графічний контроллер. Фізично можна помістити до чотирьох Direct Rambus — контроллеров на одному чіпі логіки. Контроллер — це інтерфейс між чіпом логіки і пам'яттю Rambus, і в його обов'язки входить генерація запитів, управління потоком даних, і лава інших функцій.

2. Direct Rambus Channel створює електричні з'єднання між Rambus Controller і чіпами Direct RIMM. Робота каналу заснована на 30-ти сигналах, складових високошвидкісну шину. Ця шина працює на частоті 400 Мгц і, за рахунок передачі даних на обох кордонах тактового сигналу, дозволяє передавати дані на 800 Мгц. Два канали даних (шириною в байт кожен) дозволяє отримувати пікову пропускну спроможність в 1,6 Гбайт/с. Канал відповідає форм-фактору SDRAM.

3. Роз'їм Direct Rambus — це роз'єм з 168 контактами. Контакти розташовані на двох сторонах модуля, по 84 з кожного боку. Роз'ємом є низкоіндуктивний інтерфейс між каналом на модулі RIMM і каналом на материнській платі.

4. Модуль RIMM — це модуль пам'яті, котрий організовує безперервність каналу. По суті, RIMM утворює безперервний канал на шляху від одного роз'єму до іншого. Тому залишати вільні роз'єми неприпустимо.

Існують спеціальні модулі тільки із каналом, звані continuity modules. Вони не містять чіпів пам'яті і призначені для заповнення вільних посадочних місць. Модулі RIMM мають розміри, схожі із геометричними розмірами SDRAM DIMMs. Модулі RIMM підтримують SPD, які використовуються на DIMM'ах SDRAM. На відміну від SDRAM DIMM, Direct Rambus може містити будь-яке ціле число чіпів Direct RDRAM (до максимально можливого).

Один канал Direct Rambus максимум може підтримувати 32 чіпи DRDRAM. На материнській платі може використовуватися до трьох модулів RIMM. Використовуються 64 Мбіт, 128 Мбіт і 256 Мбіт пристрою.

Щоб розширити пам'ять понад 32-і пристрої, можуть використовуватися два чіпи повторювача. Із одним повторювачем канал може підтримувати 64 пристрої 6-у модулями RIMM, а із двома —128 пристроїв на 12 модулях.

5. Чіпи DRDRAM. Чіпи DRDRAM складають частку підсистеми Rambus, що запам'ятовують дані. Всі пристрої в системі електрично розташовані в каналі між контроллером і терминатором. Пристрої Direct Rambus можуть тільки відповідати на запити контроллера, котрий робить їх шину підпорядкованою або такою, що відповідає. Пристрої включають статичне і динамічне ОЗП.


Сучасні типи пам'яті DDR, DDR2, DDR3 для настільних комп'ютерів

Розгледимо 3 види сучасної оперативної пам'яті для настільних комп'ютерів:

  • DDR - є найстарішим видом оперативної пам'яті, яку можна ще сьогодні купити, але її час вже минув. Робоча напруга DDR - 2.5 вольт (зазвичай збільшується при розгоні процесора), і є найбільшим споживачем електроенергії із розглядуваних нами 3 видів пам'яті.

  • DDR2 - це найбільш поширений вид пам'яті, котрий використовується в сучасних комп'ютерах. Це не найстаріший, але і не найновіший вид оперативної пам'яті. DDR2 загалом працює швидше чим DDR, і тому DDR2 має швидкість передачі даних більшу ніж в попередній моделі (найповільніша модель DDR2 по своїй швидкості дорівнює найшвидшій моделі DDR). DDR2 споживає 1.8 вольт і, як в DDR, зазвичай збільшується напруга при розгоні процесора.

  • DDR3 - швидкий і новий тип пам'яті. Знову ж таки, DDR3 розвиває швидкість більшу ніж DDR2, і таким чином найнижча швидкість така ж як і найшвидша швидкість DDR2. DDR3 споживає електроенергію менше інших видів оперативної пам'яті. DDR3 споживає 1.5 вольт, і трохи більше при розгоні процесора.

Таблиця 1: Технічні характеристики оперативної пам'яті по стандартах JEDEC




DDR

DDR2

DDR3

Номінальна швидкість

100-400

400-800

800-1600

Елек.напруга

2.5v +/- 0.1v

1.8v +/- 0.1v

1.5v +/- 0.075v

Внут. блоки

4

4

8

Termination

обмеженно

обмеженно

Всі DQ сигнали

Топологія

TSOP

TSOP or Fly-by

Fly-by

Керування

-

OCD колібр

Самоколібрування з ZQ

Термо сенсор

Ні

Ні

Да(Не обов’язково)

JEDEC - Joint Electron Device Engineering Council (Об'єднання інженерної радий з електронних пристроїв).

Найважливішою характеристикою, від якої залежить продуктивність пам'яті, є її пропускна спроможність, що виражається як добуток частоти системної шини на об'єм даних, що передаються за один такт. Сучасна пам'ять має шину шириною 64 біта (або 8 байт), тому пропускна спроможність пам'яті типа DDR400, складає 400 Мгц х 8 Байт = 3200 Мбайт в секунду (або 3.2 Гбайт/с). Звідси, слідує і інше позначення пам'яті такого типа - PC3200. Останнім часом часто використовується двохканальне підключення пам'яті, при якому її пропускна спроможність (теоретична) подвоюється. Таким чином, у випадку з двома модулями DDR400 ми отримаємо максимально можливу швидкість обміну даних 6.4 Гбайт/с.


Основна рекомендована література

  1. Вильям Столлингс Структура организация и архитектура компьютерных систем, 5-е изд. – М: Издательский дом «Вильямс», 2002. – 896с.

  2. Таненбаум Э, Архитектура компьютера. 5-е изд. – СПб.: Питер, 2007. – 844 с.

  3. Гук М.Ю. Аппаратные средства ІВМ РС. 3-изд. - СПб.: Издательство «Питер», 2008. - 1072 с.

  4. Жмакин А.П., Архитектура ЭВМ.- СПб.: БХВ-Петербург, 2008. – 320с

  5. Гук М., Юров В. Процессоры Рentium VI, Athlon и DURON.-СПб.:- «Издательство «Питер», 2001. - 480 с.










Схожі:




База даних захищена авторським правом ©lib.exdat.com
При копіюванні матеріалу обов'язкове зазначення активного посилання відкритою для індексації.
звернутися до адміністрації