Поиск по базе сайта:
Динамічне озп. Конструктивні особливості icon

Динамічне озп. Конструктивні особливості




Скачати 386.7 Kb.
НазваДинамічне озп. Конструктивні особливості
Сторінка1/2
Дата конвертації15.11.2012
Розмір386.7 Kb.
ТипДокументи
  1   2
1. /AKC/БЛАНК_контролю_нау.doc
2. /AKC/КОНТРОЛЬНА_АКС.doc
3. /AKC/ЛЕКЦIф_м1/01_ЛЕКЦIЯ__1.doc
4. /AKC/ЛЕКЦIф_м1/02_ЛЕКЦIЯ__2.doc
5. /AKC/ЛЕКЦIф_м1/03_ЛЕКЦIЯ__3.doc
6. /AKC/ЛЕКЦIф_м1/04_ЛЕКЦIЯ__4.doc
7. /AKC/ЛЕКЦIф_м1/05_ЛЕКЦIЯ__5.doc
8. /AKC/ЛЕКЦIф_м1/06_ЛЕКЦIЯ__6.doc
9. /AKC/ЛЕКЦIф_м1/07_ЛЕКЦIЯ__7.doc
10. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/01_x86.doc
11. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/02_Поколiння_процесорiв_з_1_по_7.doc
12. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/03_Процесори_молодших_поколiнь.doc
13. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/04_Мiкропроцесори_шостого_поколiння.doc
14. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/05_Архiтектура_IA64.doc
15. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/06_Огляд_сучасних_процесорiв.doc
16. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_00_ЛЕКЦIЯ__8.doc
17. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_ПРОЦЕСОРИ_мат.doc
18. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_Типи процесорiв.doc
19. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_01_ОРГАНIЗАЦ_ПАМ+.doc
20. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_02_ДИНАМIЧНА_ПАМ+.doc
21. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_03_ТАЙМIНГИ+.doc
22. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_а_ЛЕКЦIЯ_ОП.doc
23. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_б_ЛЕКЦIЯ_Таймiнги.doc
24. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_в_ЛЕКЦIЯ_Огляд_ОП.doc
25. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_00_Фiзична структура HDD.doc
26. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_01_НАКОПИЧУВАЧI_+.doc
27. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ЛЕКЦIЯ_RAID_.doc
28. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ПРИСТР_ЗБЕРЕЖ_ДАНИХ_1+.doc
29. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_03_IDE.doc
30. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_04_SCSI_.doc
31. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01_ШИНИ_розширення.doc
32. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01а_PCI.doc
33. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01б_PCI_express.doc
34. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_00_Iнтерфейси.doc
35. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_01_СОМ.doc
36. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_02_LPT.doc
37. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_03+06_Iнтерфейси.doc
38. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_04_USB+FireWire.doc
39. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_05_Fibre Channel.doc
40. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_07_Bluetooth.doc
41. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_08_IrDa.doc
42. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_Вiдесистема.doc
43. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_вiдеоадаптер.doc
44. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_01_Аудио_ГУК_Р12.doc
45. /AKC/ПИТАННЯ+модуль2+акс.doc
46. /AKC/ПИТАННЯ_МОДУЛЬ_ь1+.doc
47. /AKC/тесты с ответами.doc
Національний авіаційний унуверситет
Завдання на контрольну роботу завданям курсової роботи з дисципліни «Архітектура комп’ютерних систем»
Тема 1 Класичні основи побудови еом. Покоління комп’ютерів
Тема 2 Основні архітектури кс
Тема: Системні ресурси Системними ресурсами
Тема: Системні ресурси. (продовження) Система переривань
Тема: Системні ресурси (продовження) Прямий доступ до пам'яті dma
1. Поняття системної плати
Тема організація введення-виведення І bios
X86 Intel 80x86
Архітектура і мікроархітектура процесорів. Покоління процесорів
Мікропроцесори фірми Intel молодших поколінь
Мікропроцесори шостого покоління
Архітектура ia-64
Arhitektura komp system
Рис 1 Верхній рівень структурної організації комп‘ютера
Зміст Введення
Тип процессора Микро-архитектура
Підсистеми пам'яті
Динамічне озп. Конструктивні особливості
Таймінги пам'яті поняття «таймінгів»
Тема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом»
Тема 13. Таймінги
Arhitektura komp system
Тема 14. Фізична структура жорсткого диску
Жорсткі диски. Введення 2 Фізичний пристрій жорсткого диска 2
Raid-масиви початкового рівня Що таке raid?
Устройства хранения данных
Интерфейс ide ata/atapi и sата
Arhitektura komp system
8. pci/pci-x
Шини pci/pci-x
Шина pci express Шина pci express
Usb fireWire ps/2 ata (ide)/ атарі
Інтерфейс rs-232C — com-порт
Паралельний інтерфейс — lpt-порт
Універсальна послідовна шина
Usb (Universal Serial Bus універсальна послідовна шина) є промисловим стандартом розширення архітектури рс, орієнтованим на інтеграцію з телефонією І пристроями побутової електроніки. Версія 1
Fibre Channel Fibre Channel
Arhitektura komp system
Arhitektura komp system
Arhitektura komp system
Тема 11. Відеоадаптер
Img src= 44 html 2f3a33e
Питання до модуля №2
2) Основні компоненти машини фон Неймана 3) Які покоління комп’ютерів характеризуються децентралізацією управління процедурами вводу-виводу (системи переривання програм)
Які принципи програмно-керованих еом не використовувалися Нейманом

02

Динамічне ОЗП.

Конструктивні особливості.

Динамічне ОЗП з часу своєї появи, проходило декілька стадій розвитку, і процес її вдосконалення не зупиняється. За свою історію DRAM змінювала свій вигляд кілька разів. Спочатку мікросхеми динамічного ОЗП вироблялися в DIP-корпусах. Потім їх змінили модулі, що складаються з декількох мікросхем: SIPP, SIMM і, нарешті, DIMM та RIMM.

Конструктивні виконання пам'яті DRAM



Різні корпусу DRAM. Зверху вниз: DIP, SIPP, SIMM (30-контактний), SIMM (72-контактний), DIMM (168-контактний), DIMM (184-контактний, DDR)


Пам'ять типу DRAM конструктивно виконують і у вигляді окремих мікросхем в корпусах типу DIP, SOIC, BGA, і у вигляді модулів пам'яті типу: SIPP, SIMM, DIMM, RIMM.


Спочатку мікросхеми пам'яті випускалися в корпусах типу DIP далі вони стали виробляється в більш технологічних для застосування в модулях корпусах.

На багатьох модулях SIMM і переважній числі DIMM встановлювалася SPD (Serial Presence Detect) - Невелика мікросхема пам'яті EEPROM, що зберігає параметри модуля (ємність, тип, робоча напруга, число банків, час доступу і т. п.), що програмно були доступні як обладнання, у якому модуль був встановлений (застосовувалося для автоналаштування параметрів), так і користувачам і виробникам.


ЗАСТАРІЛІ МОДИФІКАЦІЇ DIP

DIP-корпус - це історична реалізація DRAM. DIP-корпус відповідає стандарту IC. Зазвичай це маленький чорний корпус з пластмаси, по обидва боки якого розташовуються металеві контакти (див. малюнок B.3.1.).



Рис.1 Стандартний DIP-Корпус

Мікросхеми динамічного ОЗП встановлюються так званими банками. Банки бувають на 64, 256 Кбайт, 1 і 4 Мбайт. Кожен банк складається з дев'яти окремих однакових чіпів. З них вісім чіпів призначені для зберігання інформації, а дев'ятий чіп служить для перевірки парності інших восьми мікросхем цього банку.

Чіпи пам'яті бувають одно і четирьохрозрядними, і мали ємність 64 Кбіт, 256 Кбіт, 1 і 4 Мбіт. Пам'яттю з DIP-корпусами комплектувалися персональні комп'ютери з мікропроцесорами i8086/88, i80286 і, частково, i80386SX/DX. Установка і заміна цього виду пам'яті була нетривіальною завданням. Мало того, що доводилося підбирати чіпи для банків пам'яті однаковою розрядності і ємності. Доводилося докладати зусиль і кмітливість, щоб чіпи правильно встановлювалися у гніздо. До того ж необхідно було не зруйнувати контакти механічно, не пошкодити їх інструментом, статичною електрикою, брудом і т.п. Тому вже в комп'ютерах з процесором i80386DX ці мікросхеми стали замінювати пам'яті SIPP і SIMM.


МОДУЛ ПАМ'ЯТІ SIPP (SIP)

Модулі типу SIPP (Single In-line Pin Package) SIPP-модулі з'єднуються з системною платою за допомогою контактних штирьків.



Рис.3.2.1 Стандартний SIPP-Корпус

SIPP-модулі представляють собою маленькі плати із декількома напаяними мікросхемами DRAM. Під контактної колодкою знаходяться 30 маленьких штирків, які вставляються у відповідну панель системної плати. Модулі SIPP мали певні вирізи, які не дозволяли вставити їх у гніздо неправильним чином. Цей вид модулів лідирував по простоті їх установки на системну плату. SIPP-модулі з'єднуються із системною платою за допомогою контактних дротиків.


МОДУЛ ПАМ'ЯТІ SIMM

Абревіатура SIMM розшифровується як Single Inline Memory Module (Модуль пам'яті з однорядним розташуванням виводів). Він включає в себе все те, що для DIP називалося банком. Модулі SIMM можуть мати об'єм 256 Кбайт, 1, 2, 4, 8, 16 і 32 Мбайт. З'єднання SIMM-модулів з системною платою здійснюється за допомогою колодок. Модуль вставляється в пластмасову колодку під кутом 70 градусів, а потім затискається пластмасовим тримачем. При цьому плата встає вертикально. Спеціальні вирізи на модулі пам'яті не дозволить поставити їх неправильним чином. Найбільш поширені SIMM- модулі: 30-контактні (9разрядів) і 72-контактні (36 розрядів). Модулі SIMM для з'єднання із системною платою мають не дротики, а позолочені смужки (так звані pin, піни).

SIMM-модулі в своєму розвитку проходили два етапи. Першими представниками SIMM-модулiв були 30-пінові SIMM FPM DRAM. Їх максимальна частота роботи була 29 Мгц. За стандартний же час доступу до пам'яті вважалося 70 нс. Ці модулі вже насилу працювали на комп'ютерах із мікропроцесорами i80486DX2, і були витіснені спочатку 72-пінові FPM DRAM, а потім EDO RAM.

SIMM EDO RAM мають лише 72 піна і можуть працювати на частоті до 50 Мгц. Цими модулями пам'яті оснащувалися комп'ютери із процесорами Intel80486DX2/DX4, Intel Pentium, Pentium Pro і Pentium MMX, а також AMD 80586 і K5. Ці модулі встановлювалися на платах із чіпсетом Intel 440TX, 440EX, 440LX, 450NX; VIA Apollo MVP 3/4, Pro/Pro+; ALI Alladin 4/4+/V/PRO II, ALI Alladin TNT2.

Не дивлячись на невеликі конструктивні відмінності, і FPM, і EDO RAM робилися за однією і тією ж технологією, тому швидкість роботи мала б бути одна і та ж. Дійсно, і FPM, і EDO RAM мають однаковий час прочитування першої комірки — 60 - 70 нс. Проте в EDO RAM застосований метод зчитування послідовних комірок. При зверненні до EDO RAM активізується не лише перша, але і подальші комірки в ланцюжку. Тому, маючи той же час при зверненні до однієї комірки, EDO RAM звертається до наступних комірок в ланцюжку значно швидше. Оскільки звернення до послідовно наступних один за одним областей пам'яті відбувається частіше, ніж до її різних ділянок (якщо відсутня фрагментація пам'яті), то виграш в сумарній швидкості звернення до пам'яті суттєвий. Проте навіть для EDO RAM існує межа частоти, на котрій вона може працювати. Не дивлячись ні на які хитрування, модулі SIMM не можуть працювати на частоті локальної шини PCI, що перевищує 66 Мгц. З появою в 1996 році процесора Intel Pentium II і чіпсета Intel 440BX частота локальної шини зросла до 100 Мгц, що змусило виробників динамічного ОЗП перейти на інші технології, перш за все DIMM SDRAM.


МОДУЛ ПАМ'ЯТІ DIMM

Абревіатура DIMM розшифровується як Dual Inline Memory Module (Модуль пам'яті із подвійним розташуванням виводів). У модулі DIMM є 168 контактів, котрі розташовані з двох сторін плати і розділені ізолятором. Мікросхеми пам’яті на них можуть бути розміщені як з однієї так і з іншої сторони. Також змінилися і роз'єми для DIMM-модулей. Модулі памяті типу SDRAM найбільш поширені у вигляді 168-контактних DIMM-модулів, памяті типу DDR SDRAM — у вигляді 184-контактних, а модулі типу DDR2, DDR3 и FB-DIMM SDRAM — 204-контактних модулів.

Слід зазначити, що роз'єми DIMM мають багато різновидів DRAM. До того ж аж до останнього часу модулі DIMM не мали засобів конфігурування (на відміну від SIMM-модулів). Тому для полегшення вибору потрібного модуля - різні типи DIMM мають від одного до трьох вирізів на модулі пам'яті. Вони запобігають від неправильного вибору і неправильної установки модулів пам'яті.

Якщо для FPM і EDO пам'яті вказується час читання першої комірки в ланцюжку (час доступу), то для SDRAM вказується час зчитування наступних комірок. Ланцюжок - кілька послідовних комірок. На зчитування першої комірки йде досить багато часу (60-70 нс) незалежно від типу пам'яті, а от час читання наступних сильно залежить від типу пам’яті.

У якості оперативної пам'яті також використовуються модулі RIMM, SO-DIMM і SO-RIMM. Всі вони мають різну кількість контактів.



Рис.1 Модуль пам'яті SO-DIMM

В модулях DIMM використовується два ключі. Один з них (виріз між 10 і 11 контактами) відповідає за буферизованість модуля (модуль може бути буферизованим або небуферизованим), а другий (виріз між 40 і 41 контактами) - за робочу напругу (може бути 5 В або 3,3 В).



Рис.2 Модуль пам'яті DDR DIMM


Модулі SO-DIMM

Для портативних и компактних пристроїв (материнських плат форм-фактору Mini-ATX, лаптопів, ноутбуків, таблетів і т. д.), а також принтерів, мережної і телекомунікаційної техніки і т. д. широко застосовуються конструктивно зменшені модулі DRAM (як SDRAM, так і DDR SDRAM) — SO-DIMM (Small outline DIMM) — аналоги модулів DIMM в компактному виконанні. Модулі SO-DIMM існують в 72, 100, 144, 200 и 204-контактному виконанні.


Модулі RIMM

Модулі типу RIMM (Rambus In-line Memory Module) менш поширені, в них випускається пам'ять типу RDRAM. Вони представлені 168 - та 184-контактними різновидами, причому на материнській платі такі модулі обов'язково повинні встановлюватися тільки в парах, у протилежному випадку в порожні роз'єми встановлюються спеціальні модулі-заглушки (це пов'язано з особливостями конструкції таких модулів). Також існують 242-контактні PC1066 RDRAM модулі RIMM 4200, не сумісні з 184-контактними роз'ємами, і зменшена версія RIMM - SO-RIMM, яка застосовується в портативних пристроях.

Модулі за формою схожі на звичайні модулі пам'яті, спеціально призначені для пам'яті RDRAM. У них 30-дротова шина проходить уздовж модуля зліва направо, і на цю шину без відгалужень напоюються мікросхеми RDRAM в корпусах BGA. Модуль RIMM містить до 16 мікросхем RDRAM, які всіма виводами (крім двох) з'єднуються паралельно. На відміну від SIMM і DIMM, у яких обсяг пам'яті кратний ступеня числа 2, модулі RIMM можуть мати більш рівномірний ряд обсягів - у канал RDRAM пам'ять можна додавати хоч по одній мікросхемі.


Існує багато фірм, що виробляють чіпи і модулі пам'яті. Їх можна розділити на brand-name і generic-виробників.

При покупці (особливо на ринках) добре б зайвий раз переконатися в правильності наданої продавцем інформації (як то кажуть, довіряй, але перевіряй). Провести таку перевірку можна розшифрувавши наявну на чіпі рядок літер та цифр (як правило, найдовшу) за допомогою відповідного databook і матеріалів, що знаходяться на сайті виробника. Але часто буває, що необхідної інформації не потрапляє до рук. За маркування чіпа можна дізнатися виробника, тип пам'яті, робоча напруга, швидкість доступу, дату виробництва та ін


ТИПИ ПАМ’ЯТІ

FPM DRAM


FPM (Fast Page Mode) DRAM - динамічне ОЗП, що працює в режимі прискореного сторінкового обміну. Тип динамічної пам'яті з довільним доступом, яка забезпечує більш високу продуктивність, ніж звичайне динамічне ОЗП. Швидка сторінкова пам'ять (англ. fast page mode DRAM, FPM DRAM) з'явилася в 1995 році. Принципово нових змін пам'ять не зазнала, а збільшення швидкості роботи досягалося шляхом підвищеного навантаження на апаратну частину пам'яті. Даний тип пам'яті в основному застосовувався для комп'ютерів з процесорами Intel-386 та Intel 80486 або аналогічних процесорів інших фірм. Пам'ять могла працювати на частотах 25 МГц і 33 МГц з часом повного доступу 70 нс і 60 нс і з часом робочого циклу 40 нс і 35 нс відповідно. Доступ до пам'яті в пакетному режимі зазвичай позначається формулою 6-3-3-3, яка означає, що для першого звернення до пам'яті потрібно 6 тактових циклів, оскільки при цьому необхідно повністю вказати адресу, а для кожного з трьох наступних звернень потрібно лише 3 тактових циклу. Як правило, тактові цикли виконуються з швидкодією шини пам'яті процесора. Найчастіше це відповідає тактовій частоті 60 або 66 МГц при внутрішній тактовій частоті процесора відповідно 120 або 133 МГц.

Двійкові розряди зберігаються в комірках пам'яті, організованих у вигляді матриці, що складається з рядків і стовпців. Подібно всім іншим видам динамічного ОЗП, у ІС пам'яті даного типу є лише половина всіх виводів, необхідних для вказівки адреси читання або запису даних. При цьому цикл пам'яті починається з вказівки в першу чергу адреси рядка, для чого потрібно половина розрядів адреси, а потім і адреси стовпця даних, який становить іншу половину адреси. Потім виконується читання або запис даних.

Режим прискореного сторінкового обміну дозволяє адресувати наступний стовпець, який відповідає наступній по порядку адресі пам'яті, без повторної вказівки рядка. Це дає можливість скоротити час доступу до декількох наступним по порядку коміркам пам'яті за умови, що при цьому ще не досягнуто кінець рядка, збільшуючи тим самим продуктивність. Цей режим дає виграш лише за сторінкової організації. У цьому способі при зчитуванні даних з рядка пам'яті сигнал RAS утримується.

Отже, для доступу до пам'яті потрібно не один цикл пам'яті, причому це робиться в пакетному режимі, тому адреси пам'яті аж ніяк не обов'язково вказувати при кожному доступі. Це можливо тому, що доступ до пам'яті звичайно здійснюється у вигляді звернення до розташованих по порядку комірок пам'яті, а якщо це не так, то додатковий доступ до пам'яті не використовується або дані ігноруються.

Сигнал CAS знімається і виставляється кожен раз після установки чергової адреси стовпця C2, C3, C4, При цьому після чергової установки сигналу CAS дані з'являються на виході, в цьому скорочення часу досягається за рахунок того, що сигнал RAS виставляється один раз на початку сторінки, а стовпці вибираються сигналом RAS.



Рис. Часова діаграма FPM режиму

Пам'ять FPM була поширена в ПК в 1995 році, а з появою МП Pentium була витіснена EDO DRAM. Її ефективність зумовлена конвеєрної організацією МП. Контролер пам'яті дозволяв виставляти на шину адреси тільки один раз при читанні пакету з 4 байт, при цьому сигнал RAS # утримується на низькому рівні. Типовий час доступу при частоті системної шини 66 МГц - 60 нс (35 нс - всередині рядка), що відповідає режиму 5-3-3-3 (5 циклів шини на читання першого байта рядки і по 3 циклу шини при читанні наступних байт).


EDO DRAM - пам'ять з вдосконаленим виходом

C появою процесорів Intel Pentium пам'ять FPM DRAM виявилася абсолютно неефективною. Тому наступним кроком стала пам'ять з вдосконаленим виходом (англ. extended data out DRAM, EDO DRAM). Ця пам'ять з'явилася на ринку в 1996 році і стала активно використовуватися на комп'ютерах з процесорами Intel Pentium і вище. Її продуктивність опинилася на 10-15% вище в порівнянні з пам'яттю типу FPM DRAM. Її робоча частота була 40 МГц і 50 МГц, відповідно, час повного доступу - 60 нс і 50 нс, а час робочого циклу - 25 нс і 20 нс. У порівнянні з FPM DRAM, в мікросхемах пам'яті даної технології для кожного банку доданий регістр-засувка (англ. data latch), в якому зберігаються вихідні дані. Зчитування з нього проводиться зовнішніми схемами аж до спаду наступного імпульсу CAS #. Час доступу всередині сторінки знижується до 25 нс, підвищуючи продуктивність на 40%, що відповідає режиму читання 5-2-2-2.

Установка регістра-засувки практично не збільшує вартість мікросхеми, однак її застосування дає ефект, сумірний з установкою зовнішнього асинхронного кеша. Це удосконалений тип пам'яті FPM; його іноді називають Hyper Page Mode. Пам'ять типу EDO була розроблена і запатентована фірмою Micron Tehnology. Пам'ять EDO збирається з спеціально виготовлених мікросхем, які враховують перекриття синхронізації між черговими операціями доступу.

Не дивлячись на невеликі конструктивні відмінності, і FPM, і EDO RAM робляться по одній і тій же технології, тому швидкість роботи повинна бути одна і та ж. Дійсно, і FPM, і EDO RAM мають однаковий час зчитування першої комірки - 60 нс. Однак у EDO RAM застосований метод зчитування послідовних комірок. При зверненні до EDO RAM активізується не тільки перша, але й наступні клітинки в ланцюжку. Тому, маючи той же час при зверненні до одній клітинці, EDO RAM звертається до наступних комірокм в ланцюжку значно швидше. Оскільки звернення до послідовно наступним один за одним областям пам'яті відбувається частіше, ніж до її різних ділянок (якщо відсутній фрагментація пам'яті), то виграш у сумарній швидкості звернення до пам'яті значний.

Регістр прозорий для даних, коли сигнал CAS знаходиться у робочому стані (низькому рівні).

Вихідні дані заклацуються підйомом сигналу CAS і утримуються.

Стандартне Z-Стан забезпечується або зняттям сигналу OE (CS), або одночасним зняттям сигналів RAS і CAS, або сигналом WE, при наявності RAS і CAS.

Наявність вихідного буфера дозволяє вкорочувати цикл CAS і зменшувати час доступу в межах сторінки.




Рис Часова діаграма роботи пам'яті EDO

На відміну від стандартного режиму зняття сигналу CAS може здійснюватися навіть раніше, ніж з'являються дійсні дані на виході, це відповідає: Т1 0.

За рахунок у своє положення даних у вихідному регістрі і утримуються до чергового встановлення сигналу CAS і утримуються до чергового Т2., це дозволяє скоротити цикл CAS і, відповідно, зменшити час доступу.

У EDO в сторінковому режимі швидкодію збільшується на 40%. У міжсторінковому режимі час доступу звичайний.

Використання пам'яті EDO, замість стандартної, може викликати конфлікт, обумовлений тим, що вихід в межах сторінкового режиму не втримується в Z-стані.

Для узгодження зі стандартним режимом може використовуватися сигнал WE.

У режимі зчитування сигнал WE переводить буфер у Z-стан так само, як сигнали RAS і CAS.

Режим використання сигналу OE практично не використовується.



Рис Часова діаграма роботи пам'яті EDO з використанням режиму WE

Для забезпечення стандартного режиму, при зміні адреси стовпців тимчасово встановлюється сигнал WE, який переводить вихід Data в Z-стан (стрілка-1).

Після зняття сигналу WE вихід переходить знову в нормальний стан, після зчитування всієї сторінки сигнали CAS і RAS знімаються і виходи переходять у Z-стан (стрілки 2 і 3).

Проте навіть для EDO RAM існує межа частоти, на якій вона може працювати. Незважаючи ні на які хитрощі, модулі SIMM не можуть працювати на частоті локальної шини PCI, що перевищує 66 МГц

BEDO DRAM


Пакетна пам'ять EDO RAM (англ. burst extended data output DRAM, BEDO DRAM) стала дешевою альтернативою пам'яті типу SDRAM. Заснована на пам'яті EDO DRAM, її ключовою особливістю була технологія поблочного читання даних (блок даних читався за один такт), що зробило її роботу швидше, ніж у пам'яті типу SDRAM. Однак неможливість працювати на частоті системної шини більше 66 МГц не дозволила даного типу пам'яті стати популярною

Дана технологія є розвитком конвеєрної архітектури. У структуру пам'яті, крім регістру-засувки, було запроваджено лічильник адреси колонок для пакетного циклу, що дозволяє виставляти адреса колонки тільки на його початку, а в наступних передачах лише запитувати чергові дані. У результаті подовження конвеєра вихідні дані як би відстають на один сигнал CAS #, зате наступні з'являються без тактів очікування. При цьому стартова адреса наступного пакета пересилається разом з останнім CAS#-сигналом попереднього. Якщо чіпсет здатний генерувати звернення до пам'яті в режимі суміжних циклів, то можна досягти виграшу в продуктивності, відповідного режиму читання 5-1-1-1.

Дворазове збільшення продуктивності було досягнуто в BEDO DRAM (Burst EDO). Додавши в мікросхему генератор номера стовпця, конструктори ліквідували затримку CAS Delay, скоротивши час циклу до 15 нс. Після звернення до довільної клітинці мікросхема BEDO автоматично, без вказівок з боку контролера, збільшує номер стовпця на одиницю, не вимагаючи його явною передачі. Через обмеженою розрядності адресного лічильника (конструктори відвели під нього всього лише два біти) максимальна довжина пакету не могла перевищувати чотирьох комірок (22= 4).



Рис. Діаграма роботи пам'яті BEDO

Незалежно від порядку звернення до даних, BEDO завжди працює на максимально можливій швидкості і для частоти 66 Мгц її формула виглядає так: 5-1-1-1, що на ~ 40% швидше EDO DRAM-!

Все ж таки, незважаючи на свої швидкісні показники, BEDO виявилася не конкурентоспроможною і не отримала практично ніякого розповсюдження. Прорахунок полягав у тому, що BEDO, як і всі її попередники, залишалася асинхронної пам'яттю. Це накладало жорсткі обмеження на максимально досяжну тактову частоту, обмежену 60 - 66 (75) мегагерцами. Дійсно, нехай час робочого циклу складає 15 нс. (1 такт в 66 MHz системі). Однак, оскільки "годинник" контролера пам'яті і самої мікросхеми пам'яті не синхронізовані, немає ніяких гарантій, що початок робочого циклу мікросхеми пам'яті збіжиться з початком такого імпульсу контролера, внаслідок чого мінімальний час очікування становить два такти. Вірніше, якщо бути зовсім точним, робочий цикл мікросхеми пам'яті ніколи не збігається з початком тактового імпульсу. Кілька наносекунд йде на формування контролером керуючого сигналу RAS або CAS, за рахунок чого він вже не збіжиться з початком тактуючого імпульсу. Ще кілька наносекунд потрібно для стабілізації сигналу і "осмислення" його мікросхемою, причому, скільки саме часу буде потрібно заздалегідь визначити неможливо, тому що на результат впливає і температура, і довжина провідників, і перешкоди на лінії, і т.д.


SDRAM - cинхронная DRAM

SDRAM (Synchronous Dynamic Random Access Memory) - це синхронізована динамічна пам'ять з довільним порядком вибірки. Одним словом, синхронна динамічна оперативна пам\'ять. У зв'язку з випуском нових процесорів і поступовим збільшенням частоти системної шини, стабільність роботи пам'яті типу EDO DRAM стала помітно падати. Їй на зміну прийшла синхронна пам'ять (англ. synchronous DRAM, SDRAM). Новими особливостями цього типу пам'яті були використання тактового генератора для синхронізації всіх сигналів і використання конвеєрної обробки інформації. Також пам'ять надійно працювала на більш високих частотах системної шини (100 МГц і вище).

Якщо для FPM і EDO пам'яті вказується час читання першої комірки в ланцюжку (час доступу), то для SDRAM вказується час зчитування наступних комірок. Ланцюжок - кілька послідовних комірок. На зчитування першої комірки йде досить багато часу (60-70 нс) Незалежно від типу пам'яті, а от час читання наступних сильно залежить від типу. Робочі частоти цього типу пам'яті могли рівнятися 66 МГц, 100 МГц або 133 МГц, час повного доступу - 40 нс і 30 нс, а час робочого циклу - 10 нс і 7,5 нс.

З цим типом пам'яті застосовувалася одна цікава технологія - Virtual Channel Memory (VCM). VCM використовує архітектуру віртуального каналу, що дозволяє більш гнучко і ефективно передавати дані з використанням каналів lock на чіпі. Дана архітектура інтегрована в SDRAM. VCM, крім високої швидкості передачі даних, була сумісна з існуючими SDRAM, що дозволяло робити апгрейд системи без значних витрат і модифікацій. Це рішення знайшло підтримку у деяких виробників чіпсетів.

Особливістю технології SDRAM (Synchronous DRAM) є синхронна робота мікросхем пам'яті і процесора. Із асинхронним інтерфейсом процесор повинен чекати, поки DRAM закінчить виконання своїх внутрішніх операцій. Вони зазвичай займають 60 нс. У DRAM із синхронним управлінням відбувається замикання інформації від процесора під управлінням системного годинника. Тригери запам'ятовують адреси, сигнали управління і даних. Це дозволяє процесору виконувати інші завдання. Після певної кількості циклів дані стають доступними, і процесор може їх прочитувати. Таким чином, зменшується час простою процесора під час регенерації пам'яті.

Інша перевага синхронного інтерфейсу - це те, що системний годинник задає часові межі, необхідні DRAM. Це виключає необхідність наявності безлічі стробуючих імпульсів, обов'язкових для асинхронного інтерфейсу. Це, по-перше, зменшує трафік по локальній шині (немає “зайвих” сигналів), а по-друге, дозволяє спростити операції введення-виводу (у операціях пересилки центральний процесор або контроллер DMA вже не повинні виділяти корисну інформацію серед службових стробуючих імпульсів і бітів парності). По-третє, всі операції введення/виводу на локальній шині почали управлятися одними і тими ж синхроімпульсами, що само по собі добре. Тактовий генератор, що задає швидкість роботи мікропроцесором, також керує роботою SDRAM. При цьому зменшуються часові затримки в процесі циклів очікування, і прискорюється пошук даних. Ця синхронізація дозволяє контролеру пам'яті точно знати час готовності даних. Таким чином, швидкість доступу збільшується завдяки тому, що дані доступні під час кожного такту таймера. Технологія SDRAM дозволяє використовувати множинні банки пам'яті, що функціонують одночасно, додатково до адресації цілими блоками. Мікросхеми SDRAM мають програмовані параметри і свої набори команд. Довжина пакетного циклу читання-запису може програмуватися (1, 2, 4, 8, 256 елементів). Цикл може бути перерваний спеціальної командою без втрати даних. Конвеєрна організація дозволяє ініціювати наступний цикл читання до закінчення попереднього.

SDRAM складається з фізичних комірок, які зібрані в сторінки. Розмір сторінки може бути від 512 байт до декількох кілобайт. Кожна сторінка розбита на два банки: в одному банку комірки з непарними адресами рядків, а в іншому - з парними. Кожна комірка має свою адресу, що складається з номера (адреси) рядка і номера (адреси) стовпця. Спочатку передається номер рядка, потім номер стовпця. По суті справи, номер - це набір електричних сигналів, які треба згенерувати, передати і обробити. На все це необхідно затратити час. У сторінковому режимі, передавши номер рядка можна дістати доступ до декількох комірок з різними номерами стовпців, тобто, не треба для кожної з них передавати номер рядка, досить тільки номери стовпця. При цьому економія часу. Крім того, рядки можна розділити на парні і непарні. Виходить два банки: один - з парними рядками, а інший - з непарними. У той час, коли відбувається звернення до одного банку, в іншому відбувається вибірка адреси або ще щось. Знову ж економія часу. Такий режим іноді називають розшаруванням.




Для того щоб збільшити швидкість доступу до пам'яті, розробили пакетний режим (Burst) доступу. Принцип полягає в тому, що після встановлення рядка та стовпця клітинки, відбувається звертання до наступних трьох суміжних адресами без додаткових станів очікування. Схема пакетного режиму буде виглядати так: x-y-y-y, де х - час виконання першої операції доступу складається з тривалості циклу і часу очікування, а y - це число циклів, необхідне для виконання кожної наступної операції. Наприклад, для SDRAM схема буде виглядати так: 5-1-1-1.



Рис. Часова діаграма SDRAM

По окремій лінії передається синхронізуючий сигнал, по шині керування передається команда, скажемо на зчитування. Після цього формується адреса і з шини адреси передається в пам'ять. Потім починається передача інформації по шині даних. У цей момент може бути сформована і передана нова адреса. І так постійно.

Випустивши чіпсет 440BX з офіційною підтримкою тактової частоти системної шини до 100 МГц, Intel зробила застереження, що модулі пам'яті SDRAM нестійко працюють на такій швидкості. Після заяви Intel представила нову специфікацію, що описує всі тонкощі, SDRAM PC100.

Даною специфікації відповідають тільки 8-нс чіпи, а 10-нс чіпи, на думку Intel, нездатні стійко працювати на частоті 100 МГц.

Введення стандарту PC100 до деякої міри можна вважати рекламної прийомом, але всі відомі виробники пам'яті і системних плат підтримали цю специфікацію, а з появою наступного покоління пам'яті переходять на його виробництво.

Специфікація PC100 є дуже критичною, один опис з доповненнями займає більше 70 сторінок.

Для комфортної роботи з додатками, які вимагають високої швидкодії, розроблено наступне покоління синхронної динамічної пам'яті - SDRAM PC133. Просуванням даного стандарту на ринок займається вже не Intel, а їх головний конкурент на ринку процесорів AMD. Intel ж вирішила підтримувати пам'ять від Rambus, мотивуючи це тим, що вона краще поєднується з шиною AGP 4x.

Enhanced SDRAM (ESDRAM)

Enhanced SDRAM (ESDRAM - поліпшена SDRAM) - більш швидка версія SDRAM, зроблена відповідно до стандарту JEDEC компанією Enhanced Memory Systems. З точки зору часу доступу продуктивність ESDRAM в два рази вище в порівнянні зі стандартною SDRAM. У більшості додатків ESDRAM, завдяки більш швидкому часу доступу до масиву SDRAM і наявності кеша, забезпечує навіть більшу продуктивність, ніж DDR SDRAM.

Більш висока швидкість роботи ESDRAM досягається за рахунок додаткових функцій, які використовуються в архітектурі цієї пам'яті. ESDRAM має рядок кеш-регістрів (SRAM), в яких зберігаються дані, до яких уже було звернення. Доступ до даних в рядку кеша здійснюється швидше, ніж до клітинок SDRAM, зі швидкістю 12 ns, тому що не потрібно звертатися до даних у рядку через адресу в колонці. При цьому швидкість роботи комірок ESDRAM становить 22 ns на відміну від стандартної швидкості роботи комірок SDRAM, що має значення 50 - 60 ns.

При цьому варто зауважити, що пам'ять ESDRAM повністю сумісна зі стандартною пам'яттю JEDEC SDRAM на рівні компонентів і модулів, за кількістю контактів і функціональності. Однак, щоб використовувати всі переваги цього типу пам'яті, необхідно використовувати спеціальний контролер (чіпсет).

Збільшення продуктивності при використанні ESDRAM досягається за рахунок застосування двухбанковой архітектури, яка складається з масиву SDRAM і SRAM рядкових регістрів (кеш). Рядкові регістри разом з швидким масивом SDRAM забезпечують більш швидкий доступ для читання і запису даних у порівнянні зі стандартною SDRAM. ESDRAM може працювати в режимі "попереджуючого поводження" до масиву SDRAM, в результаті наступний цикл запису або читання може початися в момент, коли виконання поточного циклу не завершено. Можливість використовувати такий режим безпосередньо залежить від центрального процесора, керує роботою конвеєра адресації.

Для подолання деяких проблем із затримкою сигналу, притаманних стандартної DRAM пам'яті, було вирішено вбудувати невелику кількість SRAM в чіп, тобто створити на чіпі кеш. Призначення кеша на модулі таке саме, що і кеш другого рівня процесора - зберігання найбільш часто використовуваних даних.

ESDRAM - це по суті SDRAM плюс трохи SRAM. При малій затримці та пакетної роботі досягається частота до 200 МГц. Як і у випадку зовнішньої кеш-пам'яті, DRAM-кеш призначений для зберігання та вибірки найбільш часто використовуваних даних. Звідси і зменшення часу доступу до даних повільної DRAM.

SLDRAM

SLDRAM - продукт DRAM-консорціума, є найближчим конкурентом Rambus. Цей консорціум об'єднує дванадцять виробників DRAM. SLDRAM продовжує подальший розвиток технології SDRAM, розширюючи чотирьохбанкову архітектуру модуля до шістнадцяти банків. Крім того, добавляє новий інтерфейс і управляючу логіку, що дозволяє використовувати пакетний протокол для адресації елементів пам'яті. SLDRAM передає дані так само як і RDRAM, по кожному такту системного таймера.

SGRAM

Це абревіатура для Синхронної графічної пам'яті з випадковим доступом (Synchronous Graphic Random Access Memory), типу DRAM, все більшою мірою використовується в відеоадаптерах і графічних акселераторах. Як і SDRAM, SGRAM здатна самосінхронізіроваться з частотою шини процесора аж до частот близько 100 МГц. Додатково до цього, SGRAM використовує деякі інші технології, такі як шаблонна і блокова запис, для збільшення пропускної здатності для інтенсивно працюють з графікою додатків


ТИПИ ПАМ'ЯТІ DDR, DDR2, DDR3

DDR SDRAM

DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) - динамічна синхронізована пам'ять з довільним порядком вибірки і подвоєною передачею даних. З'явився цей тип пам'яті в 1998 році і був відразу узятий на озброєння виробниками відеокарт. Потім DDR широко розповсюдилася і на материнські плати.

Принцип роботи DDR SDRAM дуже схожий зі звичайною SDRAM (звідси й друга назва DDR SDRAM - SDRAM 2). Пам'ять розбита на сторінки, кожна сторінка розбита на банки. Робота пам'яті синхронізована з тактовим генератором системної плати. Основна відмінність полягає в тому, що за один цикл відбувається два звернення до даних: по фронту і зрізу імпульсу тактового сигналу системної шини. Говорячи простою мовою, читання / запис відбувається два рази за один такт. Крім того, частота роботи підвищується за рахунок застосування інтерфейсних логічних схем з ще більш зниженим рівнем харчування. Якщо для SDRAM зазвичай використовуються схемотехнічні рішення на базі LVTTL (Low Volt Transistor-to-Transistor Logic) з напругою живлення 3,3 В, то в DDR SDRAM - на базі SSTL (Stub Series Terminated Logic) з напругою 2,5 В (а в перспективі і SSTL-2 з напругою 1,25 В).

DDR SDRAM управляється інверсними тактовими сигналами. Керуючі та адресні сигнали реєструються за позитивного фронту тактового сигналу, точніше при переході сигналу з низького рівня напруги на більш високий, а ось дані передаються по обох фронтах сигналу. Така схема роботи вимагає більш чіткої синхронізації. Для цього введено додатковий стробовий сигнал DQS. Говорячи просто, цей сигнал необхідний для узгодження передачі даних при читанні з пам'яті і контролером при записі в пам'ять. При передачі даних по фронту і зрізу сигналу синхронізації критичним буде лише час затримки розповсюдження сигналу. От і довелося використовувати цей строб-сигнал.




Рис. Часова діаграма DDR SDRAM

У порівнянні зі звичайною пам'яттю типу SDRAM, в пам'яті SDRAM з подвоєною швидкістю передачі даних (англ. double data rate SDRAM, DDR SDRAM або SDRAM II) була вдвічі збільшена пропускна спроможність.

У всіх попередніх DRAM були розділені лінії адреси, даних і управління, які накладають обмеження на швидкість роботи пристроїв. Для подолання цього обмеження в деяких технологічних рішеннях всі сигнали стали виконуватися на одній шині. Двома з таких рішень є технології DRDRAM і SLDRAM. Вони отримали найбільшу популярність і заслуговують на увагу. Стандарт SLDRAM є відкритим і, подібно до попередньої технології, SLDRAM використовує обидві перепаду тактового сигналу. Що стосується інтерфейсу, то SLDRAM переймає протокол, названий SynchLink Interface і прагне працювати на частоті 400 МГц.

Пам'ять DDR SDRAM працює на частотах у 100, 133, 166 та 200 МГц, її час повного доступу - 30 нс і 22,5 нс, а час робочого циклу - 5 нс, 3,75 нс, 3 нс і 2,5 нс.

Так як частота синхронізації лежить в межах від 100 до 200 МГц, а дані передаються по 2 біти на один сінхроімпульс, як по фронту, так і по зрізу тактового імпульсу, то ефективна частота передачі даних лежить в межах від 200 до 400 МГц. Такі модулі пам'яті позначаються DDR200, DDR266, DDR333, DDR400.

При тактовій частоті системної шини 100 МГц швидкість передачі даних буде дорівнює 1600 Мбайт / сек, а при 133 МГц - 2100 Мбайт / сек. Звідси випливають назви пам'яті DDR - РС1600 і РС2100. Максимальна ж пропускна здатність при результуючої частоті в 400 Мгц може досягати 3,2 Гбайт/сек.

Специфікація DDR SDRAM (або SDRAM II) не має цілковитої сумісності із SDRAM. Ця специфікація дозволяє збільшити частоту роботи SDRAM за рахунок роботи на обох межах тактового сигналу, тобто на підйомі і спаді. Мікросхеми SDRAM і DDR фізично не сумісні: у першому випадку мікросхеми мають 168 контактів, у другому - 184.

SDRAM II (DDR)


Synchronous DRAM II, чи DDR (Double Data Rate - подвійна швидкість передачі даних), є розвитком SDRAM. Технологія DDR заснована на тих же принципах, що і SDRAM, однак включає деякі удосконалення, що дозволяють збільшити швидкодію. DDR дає можливість читати дані за наростаючим і спадати фронтах тактового сигналу, виконуючи два доступу за час одного звертання стандартної SDRAM, що фактично збільшує швидкість доступу удвічі в порівнянні з SDRAM, використовуючи при цьому ту ж частоту. Крім того, DDR використовує DLL (Delay-Locked Loop - цикл із фіксованою затримкою) для видачі сигналу DataStrobe, що означає доступність даних на вихідних контактах. Використовуючи один сигнал DataStrobe на кожні 16 виводів, контролер може здійснювати доступ до даних більш точно і синхронізувати вхідні дані, які надходять з різних модулів, що знаходяться в одному банку.

Конструктивно новий тип оперативної пам'яті DDR2 SDRAM був випущений в 2004 році. Ґрунтуючись на технології DDR SDRAM, цей тип пам'яті за рахунок технічних змін показує більш високу швидкодію і призначений для використання на сучасних комп'ютерах. Пам'ять може працювати з тактовою частотою шини 200, 266, 333, 337, 400, 533, 575 і 600 МГц. При цьому ефективна частота передачі даних відповідно буде 400, 533, 667, 675, 800, 1066, 1150 і 1200 МГц. Деякі виробники модулів пам'яті крім стандартних частот випускають і зразки, які працюють на нестандартних (проміжних) частотах. Вони призначені для використання в розігнаних системах, де потрібне запас по частоті. Час повного доступу - 25 нс, 11,25 нс, 9 нс, 7,5 нс і менше. Час робочого циклу - від 5 нс до 1,67 нс.

DDR3 SDRAM

Цей тип пам'яті заснований на технологіях DDR2 SDRAM з удвічі збільшеною швидкістю передачі даних по шині пам'яті. Відрізняється зниженим енергоспоживанням в порівнянні з попередниками. Частота смуги пропускання лежить в межах від 800 до 2400 МГц (рекорд частоти - понад 3 000 МГц), що забезпечує велику пропускну спроможність в порівнянні з усіма попередниками.

Швидкий і новий тип пам'яті. DDR3 розвиває швидкість більше ніж DDR2, і таким чином сама низька швидкість така ж як і найшвидша швидкість DDR2. DDR3 споживає електроенергію менше інших видів оперативної пам'яті. DDR3 споживає 1.5 вольт, і трохи більше при розгоні процесора.

Таблиця 1: Технічні характеристики оперативної пам'яті за стандартами JEDEC

 

DDR

DDR2

DDR3

Номінальна швидкість

100-400

400-800

800-1600

Електр. напруга

2.5v + / - 0.1V

1.8V + / - 0.1V

1.5V + / - 0.075V

Внутр. блоки

4

4

8

Termination

обмежено

обмежено

всі DQ сигнали

Топологія

TSOP

TSOP or Fly-by

Fly-by

Управління

--

OCD калібрування

Самокалібрування з ZQ

Термо сенсор

Ні

Ні

Так (необязателний)

JEDEC - Joint Electron Device Engineering Council (Об'єднаний інженерний рада з електронних пристроїв)

Найважливішою характеристикою, від якої залежить продуктивність пам'яті, є її пропускна здатність, що виражається як добуток частоти системної шини на обсяг даних, переданих за один такт. Сучасна пам'ять має шину шириною 64 біт (або 8 байт), тому пропускна здатність пам'яті типу DDR400, становить 400 МГц х 8 Байт = 3200 Мбайт за секунду (або 3.2 Гбайт / с). Звідси, слід і інше позначення пам'яті такого типу - PC3200. Останнім часом часто використовується двоканальне підключення пам'яті, при якому її пропускна здатність (теоретична) подвоюється. Таким чином, у випадку з двома модулями DDR400 ми отримаємо максимально можливу швидкість обміну даних 6.4 Гбайт/с.


RDRAM

Direct RDRAM або Direct Rambus DRAM

Технологія Direct Rambus являє собою третій етап розвитку пам'яті RDRAM. Вперше пам'ять RDRAM з'явилася в 1995 р., працювала на частоті 150 МГц і забезпечувала пропускну здатність 600 Мбайт / с. Вона використовувалася в станціях SGI Indigo2 IMPACTtm, в приставках Nintendo64, а також в якості відеопам'яті. Наступне покоління RDRAM з'явилося в 1997 р. під назвою Concurrent RDRAM. Нові модулі були повністю сумісні з першими. Але за рік до цієї події в житті компанії відбулося не менш значима подія. У грудні 1996 р. Rambus, Inc. і Intel Corporation оголосили про спільний розвиток пам'яті RDRAM і просуванні її на ринок персональних комп'ютерів. Всупереч поширеній думці, її архітектура досить прозаїчна і не блищить новизною. Основних відмінностей від пам'яті попередніх поколінь всього три:

а) збільшення тактової частоти за рахунок скорочення розрядності шини,

б) одночасна передача номерів рядка та стовпа осередку,

в) збільшення кількості банків для посилення паралелізму.

Підвищення тактової частоти викликає різке посилення всіляких перешкод і в першу чергу електромагнітної інтерференції, інтенсивність якої в загальному випадку пропорційна квадрату частоти, а на частотах понад 350 мегагерц взагалі наближається до кубічної. Ця обставина накладає надзвичайно жорсткі обмеження на топологію і якість виготовлення друкованих плат модулів мікросхеми, що значно ускладнює технологію виробництва і собівартість пам'яті. З іншого боку, рівень перешкод можна значно знизити, якщо скоротити кількість провідників, тобто зменшити розрядність мікросхеми. Саме таким шляхом компанія Rambus і пішла, компенсувавши збільшення частоти до 400 MHz (з урахуванням технології DDR ефективна частота становить 800 MHz) зменшенням розрядності шини даних до 16 біт (плюс два біти на ECC).

Друге (за списком) перевагу RDRAM - одночасна передача номерів рядка та стовпця комірки при найближчому розгляді виявляється зовсім не перевагою, конструктивною особливістю. Це не зменшує латентності доступу до довільної клітинці (тобто інтервалом часу між подачею адреси та отримання даних), тому що вона, латентність, більшою мірою визначається швидкістю ядра, а RDRAM функціонує на старому ядрі.

Велика кількість банків дозволяє (теоретично) досягти ідеальної конвейеризації запитів до пам'яті, незважаючи на те, що дані надходять на шину лише через 40 нс. після подачі запиту (що відповідає 320 тактів в 800 MHz системі), сам потік даних неперервний.

Ємність серійно випускаються модулів Rambus DRAM становить 64, 128 і 256 Мб, надалі очікуються вироби по 1 Гб. Так як використання 9-го біта на кожен байт даних залишено на розсуд виробника, одні фірми вводять функцію ЕСС, інші збільшують ємність чіпів. В останньому випадку виходять модулі ємністю 72, 144 або 288 Мб.

Недоліком можна порахувати придумані виробником режими управління живленням модулів. Якщо напруга живлення 2,5 В стало практично стандартом для всіх нових технологій пам'яті DRAM, то режими роботи Асtive (активний), Standby (очікування), NAP ("сплячий") і PowerDown (відключення живлення) - власний винахід Rambus. Мікросхема, не обмінюються в поточний момент даними з контролером, автоматично переводиться в режим очікування, інакше можливий перегрів системи, так як тактові частоти досить високі. На перемикання також з режиму Standby в активний стан потрібно 100 нс.

Висока швидкодія цієї пам'яті досягається рядом особливостей, які не зустрічаються в інших типах пам'яті. Первісна дуже висока вартість пам'яті RDRAM призвела до того, що виробники потужних комп'ютерів віддали перевагу менш продуктивну, зате більш дешеву пам'ять DDR SDRAM. Робочі частоти пам'яті - 400 МГц, 600 МГц і 800 МГц, час повного доступу - до 30 нс, час робочого циклу - до 2,5 нс.

В основі технології RDRAM лежить багатофункціональний протокол обміну даними між мікросхемами, що дозволяє передачу даних по спрощеній шині, що працює на високій частоті. RDRAM являє собою інтегровану на системному рівні технологію. Ключовими елементами RDRAM є:

  • модулі DRAM, що базуються на Rambus;

  • осередку Rambus ASIC (RACs);

  • схема з'єднання чіпів, звана Rambus Channel.

Rambus використовує низьковольтові сигнали і забезпечує передачу даних по обох рівнях сигналу системного таймера. RDRAM використовує 8-бітовий інтерфейс.

Розглянемо ці компоненти детальніше:

1. Контроллер Direct Rambus — це головна шина підсистеми пам'яті. Вона розміщується на чіпі логіки, як і РС-чіпсет, мікропроцесор, графічний контроллер. Фізично можна помістити до чотирьох Direct Rambus — контроллеров на одному чіпі логіки. Контроллер — це інтерфейс між чіпом логіки і пам'яттю Rambus, і в його обов'язки входить генерація запитів, управління потоком даних, і лава інших функцій.

2. Direct Rambus Channel створює електричні з'єднання між Rambus Controller і чіпами Direct RIMM. Робота каналу заснована на 30-ти сигналах, складових високошвидкісну шину. Ця шина працює на частоті 400 Мгц і, за рахунок передачі даних на обох кордонах тактового сигналу, дозволяє передавати дані на 800 Мгц. Два канали даних (шириною в байт кожен) дозволяє отримувати пікову пропускну спроможність в 1,6 Гбайт/с. Канал відповідає форм-фактору SDRAM.

3. Роз'їм Direct Rambus — це роз'єм з 168 контактами. Контакти розташовані на двох сторонах модуля, по 84 з кожного боку. Роз'ємом є низкоіндуктивний інтерфейс між каналом на модулі RIMM і каналом на материнській платі.

4. Модуль RIMM — це модуль пам'яті, котрий організовує безперервність каналу. По суті, RIMM утворює безперервний канал на шляху від одного роз'єму до іншого. Тому залишати вільні роз'єми неприпустимо.

Існують спеціальні модулі тільки із каналом, звані continuity modules. Вони не містять чіпів пам'яті і призначені для заповнення вільних посадочних місць.

Модулі RIMM мають розміри, схожі із геометричними розмірами SDRAM DIMMs. Модулі RIMM підтримують SPD, які використовуються на DIMM'ах SDRAM. На відміну від SDRAM DIMM, Direct Rambus може містити будь-яке ціле число чіпів Direct RDRAM (до максимально можливого).

Один канал Direct Rambus максимум може підтримувати 32 чіпи DRDRAM. На материнській платі може використовуватися до трьох модулів RIMM. Використовуються 64 Мбіт, 128 Мбіт і 256 Мбіт пристрою.

Щоб розширити пам'ять понад 32-і пристрої, можуть використовуватися два чіпи повторювача. Із одним повторювачем канал може підтримувати 64 пристрої 6-у модулями RIMM, а із двома —128 пристроїв на 12 модулях.

5. Чіпи DRDRAM. Чіпи DRDRAM складають частку підсистеми Rambus, що запам'ятовують дані. Всі пристрої в системі електрично розташовані в каналі між контроллером і терминатором. Пристрої Direct Rambus можуть тільки відповідати на запити контроллера, котрий робить їх шину підпорядкованою або такою, що відповідає. Пристрої включають статичне і динамічне ОЗП.

Rambus, вперше використаний в графічних робочих станціях в 1995 році, використовує унікальну технологію RSL (Rambus Signal Logic - сигнальна логіка Rambus), що дозволяє використовувати частоти передачі даних до 600MHz на звичайних системах і материнських платах. Rambus використовує низьковольтні сигнали і забезпечує передачу даних по обох фронтах сигналу системного таймера. RDRAM використовує 8-бітовий інтерфейс, у той час як EDO RAM і SDRAM використовують 4 -, 8 - і 16-бітовий інтерфейс. Технології Rambus запатентовані, тому ліцензійні відрахування роблять виробництво мікросхем пам'яті цієї технології досить дорогим.

Розширенням технології RDRAM є Direct Rambus. Схемотехніка Direct Rambus використовує ті ж рівні сигналів (RSL), але більш широку шину (16 біт), більш високі частоти (вище 800MHz) і поліпшений протокол (ефективність вище на 90%). Однобанковий модуль RDRAM забезпечує швидкість передачі 1,6 Гбайт/с, двухбанковий - 3,2 Гбайт/с. Direct Rambus використовує два 8-бітних канали для передачі 1,6 Гбайт і 3 канали для отримання 2,4 Гбайт.



Рис. Архітектура пам'яті Direct Rambus

даній статті ми розглянемо 3 види сучасної оперативної пам'яті для настільних комп'ютерів:

Реальна пропускна здатність RDRAM істотно нижче заявлених Rambus значень. Після появи системного набору Intel 820 з підтримкою DR DRAM були проведені порівняльні тести з іншими типами пам'яті. Виявилося, що на більшості реальних задач RDRAM поступається навіть SDRАМ, що працює на частоті 133 МГц. Значною мірою це пояснюють більш вузької шиною даних каналу Rambus (16 біт) в порівнянні з 64-бітної шиною SDRАМ. З появою чіпсета VIА Ароllo Рго266, що підтримує DDR DRАМ, картина для Rambus і Intel стала зовсім безрадісною.

DDR4 (РОЗВИТОК)

Intel знову стає ініціатором переходу на більш швидкісні модулі оперативної пам'яті. Не дивлячись на лідируючі позиції стандарту DDR2 широкому його поширенню залишилося «жити» зовсім недовго.

Черговий виток еволюції оперативної пам'яті прогнозує компанія Qimonda. Нагадаємо, що перехід від стандарту DDR до DDR2 відбувся саме тоді, коли Intel перейшла з чіпсета i915 на новий набір системної логіки i925. Тоді публіка неоднозначно сприйняла новину, тому що довелося викладати чималу суму грошей на апгрейд системи для нових платформ. У самому найближчому майбутньому всіх нас очікує зміна стандарту DDR2 на стандарт DDR3. Це відбудеться не миттєво, але, все-таки, неминуче.

Разом з виходом новітніх процесорів Nehalem Intel висуває нові вимоги до системи: двох або трьохканальний режим пам'яті в материнських платах з підтримкою сокетів LGA 1366 і LGA 1160. Аналітики прогнозують, що, швидше за все, разом з виходом нових моделей материнських плат, до 2012 року, з'явиться і новий стандарт оперативної пам'яті - DDR4.

Виробник чіпів Qimonda, намагаючись передбачити майбутнє ринку пам'яті, склав карту розвитку стандартів:



Виробники мікросхем і модулів DRAM

Нижче приведена таблиця так званих brand-name виробників мікросхем DRAM. Для того, щоб відрізнити їх від інших виробників за "ім'ям", їх ще називають major brands, або просто major. Переважна більшість "мажору" на основі власних чіпів виробляють також модулі пам'яті, які вважаються в цій індустрії еталонними за якістю і звуться major/major ("мажор на мажорі").

У список свідомо не включалися "азіатські" бренди - низка виробників, що не мають свого виробництва кремнієвих пластин і що лише упаковують чужий кремній в пластмасу під своїм ім'ям, а також лейбли типу Spectek, створені деяким "мажором" для реалізації свого відбракованого (low-grade) кремнію. Фактично основною ознакою "мажору" і є наявність свого кремнієвого виробництва.




  1   2




Схожі:




База даних захищена авторським правом ©lib.exdat.com
При копіюванні матеріалу обов'язкове зазначення активного посилання відкритою для індексації.
звернутися до адміністрації