Поиск по базе сайта:
Рис 1 Верхній рівень структурної організації комп‘ютера icon

Рис 1 Верхній рівень структурної організації комп‘ютера




НазваРис 1 Верхній рівень структурної організації комп‘ютера
Сторінка1/4
Дата конвертації15.11.2012
Розмір0.53 Mb.
ТипДокументи
  1   2   3   4
1. /AKC/БЛАНК_контролю_нау.doc
2. /AKC/КОНТРОЛЬНА_АКС.doc
3. /AKC/ЛЕКЦIф_м1/01_ЛЕКЦIЯ__1.doc
4. /AKC/ЛЕКЦIф_м1/02_ЛЕКЦIЯ__2.doc
5. /AKC/ЛЕКЦIф_м1/03_ЛЕКЦIЯ__3.doc
6. /AKC/ЛЕКЦIф_м1/04_ЛЕКЦIЯ__4.doc
7. /AKC/ЛЕКЦIф_м1/05_ЛЕКЦIЯ__5.doc
8. /AKC/ЛЕКЦIф_м1/06_ЛЕКЦIЯ__6.doc
9. /AKC/ЛЕКЦIф_м1/07_ЛЕКЦIЯ__7.doc
10. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/01_x86.doc
11. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/02_Поколiння_процесорiв_з_1_по_7.doc
12. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/03_Процесори_молодших_поколiнь.doc
13. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/04_Мiкропроцесори_шостого_поколiння.doc
14. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/05_Архiтектура_IA64.doc
15. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/06_Огляд_сучасних_процесорiв.doc
16. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_00_ЛЕКЦIЯ__8.doc
17. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_ПРОЦЕСОРИ_мат.doc
18. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_Типи процесорiв.doc
19. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_01_ОРГАНIЗАЦ_ПАМ+.doc
20. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_02_ДИНАМIЧНА_ПАМ+.doc
21. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_03_ТАЙМIНГИ+.doc
22. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_а_ЛЕКЦIЯ_ОП.doc
23. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_б_ЛЕКЦIЯ_Таймiнги.doc
24. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_в_ЛЕКЦIЯ_Огляд_ОП.doc
25. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_00_Фiзична структура HDD.doc
26. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_01_НАКОПИЧУВАЧI_+.doc
27. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ЛЕКЦIЯ_RAID_.doc
28. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ПРИСТР_ЗБЕРЕЖ_ДАНИХ_1+.doc
29. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_03_IDE.doc
30. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_04_SCSI_.doc
31. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01_ШИНИ_розширення.doc
32. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01а_PCI.doc
33. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01б_PCI_express.doc
34. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_00_Iнтерфейси.doc
35. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_01_СОМ.doc
36. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_02_LPT.doc
37. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_03+06_Iнтерфейси.doc
38. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_04_USB+FireWire.doc
39. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_05_Fibre Channel.doc
40. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_07_Bluetooth.doc
41. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_08_IrDa.doc
42. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_Вiдесистема.doc
43. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_вiдеоадаптер.doc
44. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_01_Аудио_ГУК_Р12.doc
45. /AKC/ПИТАННЯ+модуль2+акс.doc
46. /AKC/ПИТАННЯ_МОДУЛЬ_ь1+.doc
47. /AKC/тесты с ответами.doc
Національний авіаційний унуверситет
Завдання на контрольну роботу завданям курсової роботи з дисципліни «Архітектура комп’ютерних систем»
Тема 1 Класичні основи побудови еом. Покоління комп’ютерів
Тема 2 Основні архітектури кс
Тема: Системні ресурси Системними ресурсами
Тема: Системні ресурси. (продовження) Система переривань
Тема: Системні ресурси (продовження) Прямий доступ до пам'яті dma
1. Поняття системної плати
Тема організація введення-виведення І bios
X86 Intel 80x86
Архітектура і мікроархітектура процесорів. Покоління процесорів
Мікропроцесори фірми Intel молодших поколінь
Мікропроцесори шостого покоління
Архітектура ia-64
Arhitektura komp system
Рис 1 Верхній рівень структурної організації комп‘ютера
Зміст Введення
Тип процессора Микро-архитектура
Підсистеми пам'яті
Динамічне озп. Конструктивні особливості
Таймінги пам'яті поняття «таймінгів»
Тема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом»
Тема 13. Таймінги
Arhitektura komp system
Тема 14. Фізична структура жорсткого диску
Жорсткі диски. Введення 2 Фізичний пристрій жорсткого диска 2
Raid-масиви початкового рівня Що таке raid?
Устройства хранения данных
Интерфейс ide ata/atapi и sата
Arhitektura komp system
8. pci/pci-x
Шини pci/pci-x
Шина pci express Шина pci express
Usb fireWire ps/2 ata (ide)/ атарі
Інтерфейс rs-232C — com-порт
Паралельний інтерфейс — lpt-порт
Універсальна послідовна шина
Usb (Universal Serial Bus універсальна послідовна шина) є промисловим стандартом розширення архітектури рс, орієнтованим на інтеграцію з телефонією І пристроями побутової електроніки. Версія 1
Fibre Channel Fibre Channel
Arhitektura komp system
Arhitektura komp system
Arhitektura komp system
Тема 11. Відеоадаптер
Img src= 44 html 2f3a33e
Питання до модуля №2
2) Основні компоненти машини фон Неймана 3) Які покоління комп’ютерів характеризуються децентралізацією управління процедурами вводу-виводу (системи переривання програм)
Які принципи програмно-керованих еом не використовувалися Нейманом


Центральний процесор

На верхньому рівні ієрархії структура комп’ютера виглядає так, як показано на рис. 2.1.


Рис.2.1 Верхній рівень структурної організації комп‘ютера



До складу конкретного комп‘ютера можуть входити один чи декілька компонентів кожного типу. Як правило, в комп‘ютері є один ЦП, але в останні роки існує тенденція включати в склад єдиної комп‘ютерної системи декілька процесорів.

Самий складний компонент комп‘ютера – центральний процесор. Його структура (це вже наступний, другий рівень ієрархії) представлена на рис. 2.2.

До складу ЦП входять:

  • пристрій керування, на який покладаються функції керування іншими компонентами ЦП і всього комп‘ютера;

  • арифметичний і логічний пристрій (АЛП), який виконує всі операції, які пов‘язані з обробкою інформації;

  • регістри, які зберігають оперативну інформацію під час виконання процесором поточної операції;

  • внутрішні зв‘язки ЦП – деякий механізм, який забезпечує сумісну роботу трьох інших компонентів ЦП.



Рис.2.2 Структура центрального процесора



Існує декілька підходів до структурної організації пристрою керування, із яких найбільше поширення отримав принцип мікропрограмної реалізації керування.

Призначення центрального процесора і його структура. Центральний процесор є основним пристроєм комп’ютера, призначеним для реалізації принципу програмного управління в процесі обробки даних. Процесор виконує такі функції:

- завантаження команди у відповідний регістр;

- дешифрацію коду операції і завантаження операндів, що беруть участь в операції;

- виконання операції і розміщення результату в операційному пристрої або в пам’яті комп’ ютера;

- сприймає й опрацьовує запити переривань, що надходять як з пристроїв машини, так і з зовнішнього середовища;

- у разі потреби ініціює роботу зовнішніх пристроїв пам’яті і пристроїв вводу-виводу.

Виконання будь-якої команди в процесорі розділено на дрібні етапимікрооперації (мікрокоманди), під час яких виконуються визначені елементарні дії. Конкретний склад мікрооперацій визначається системою команд і логічною структурою комп‘ютера. Послідовність мікрооперацій, що реалізують деяку команду, утворює мікропрограму команди, яка є основною при проектуванні управляючих автоматів процесора.

Для визначення тимчасових співвідношень між різноманітними етапами операції використовується поняття машинного такту. Машинний такт задає інтервал часу, протягом якого виконується одна або одночасно декілька мікрооперацій. Спеціальна схема – генератор синхросигналів, задає межі тактів.

На рис. 2.3 подана структурна схема логічної організації процесора. На схемі зображені тільки основні частини процесора: засоби обробки, що включають арифметико-логічні пристрої; локальну пам’ять, у яку входять управляючі регістри, регістри загального призначення (РЗП) і регістри з плаваючою крапкою. Крім того, до складу процесора входять засоби управління вводом-виводом інформації, засоби управління пам’яттю комп’ютера, системні засоби і управляючий блок, що здійснює просторово-часову координацію функціонування як самого процесора, так і інших пристроїв комп’ютера.

До складу центрального процесора також входять ряд інших блоків, що беруть участь в організації обчислювального процесу: контролер шини, схема формування синхроімпульсів, схеми буферів адреси і даних, постійний запам’ятовуючий пристрій для збереження програм BIOS, блок контролю слушності функціонування і діагностики процесора та ін.

Засоби обробки процесора забеспечують безпосереднє перетворення інформації відповідно до команд програми шляхом виконання арифметичних і логічних операцій над даними. У загальному випадку блок обробки виконує логічні перетворення над кодами даних фіксованої і перемінної довжини, включаючи окремі біти, групи бітів, байти і послідовності байтів. Крім того у цьому блоці виконуються арифметичні опереції над числами з фіксованою і плаваючими крапками, над десятковими числами, опрацьовується символьна інформація.

Засоби управління включають комплекс пристроїв автоматичного управління процесом перетворення і передачі інформації. Ці засоби реалізовані на основі управляючих автоматів (УА). У сучасних процесорах засоби управління є розосередженими, тобто є окремі пристрої управління арифметико-логічними пристроями, управління пам’яттю комп’ютера, управління периферійним устаткуванням і т.д. Основне призначення управляючих автоматів складається у формуванні послідовності розподілених у просторі шин і в часі управляючих сигналів, що ініціюють виконання відповідної послідовності мікрооперацій, яка забеспечує реалізацію поточної команди. У процесорах застосовують управляючі автомати із зберігаючою в пам’яті логікою (мікропрограмні управляючі пристрої) і автомати з „жорсткою” логікою.








Рисуннок 2.3 – Структурна схема логічної організації процесора

Для підвищення логічних можливостей і продуктивності центрального процесора в його склад входить локальна пам’ять. До складу цієї пам’яті входить блок управляючих регістрів і блоки регістрової пам’яті для збереження чисел із фіксованою і плаваючою крапкою. Блок управляючих регістрів містить регістри і лічильники, які безпосередньо беруть участь в управлінні процесом опрацювання інформації. У цих регістрах зберігається інформація про стан процесора, про адреси поточної і наступних команд, про запити переривання та ін. До блока управляючих регістрів також відносяться управляючі тригери, що фіксують режими роботи процесора.

Засоби управління вводом-виводом забезпечують підготовку до передачі або прийому даних при обміні інформації з зовнішніми запам’ятовуючими або периферійними пристроями.

До засобів управління пам’яттю відносяться пристрої, призначені для постачання конвеєра команд і магістрального конвеєра необхідними наборами інструкцій і даних. У сучасних процесорах використовується окрема кеш-пам’ять для команд і даних, що забезпечує незалежність звертань. За один такт із кеш-пам’яті можуть зчитуватися два слова. При цьому кеш-пам’ять даних побудована на принципі дворазового розшарування, що забезпечує одночасне зчитування двох слів, що належать одному рядку кеш-пам’яті. Кеш-пам’ять команд дозволяє в одному такті прочитати два командних слова, що належать або одному рядку, або суміжним рядкам для забезпечення попарної видачі команд. Для підвищення ефективності перевантаження кеш-пам’яті в процесорі застосовується 64-бітова зовнішня шина даних. Крім того, засоби керування пам’яттю забезпечують збереження ключів захисту і доступ до основної (оперативної) пам’яті.

До системних засобів відносяться засоби служби часу: часи астрономічного часу, таймер та ін.

Принципи побудови арифметично-логічного пристрою. До складу блока обробки ЦП входить арифметично-логічний пристрій (АЛП). Основне призначення АЛП – виконання арифметичних і логічних операцій універсального набору команд комп’ютера: операцій над числами з фіксованою і плаваючою крапкою звичайної і підвищеної точності, логічних операцій і операцій у десятковій системі числення, операцій із полями фіксованої і змінної довжини. Характер виконуваної АЛП операції задається командою програми (структурна схема спеціалізованого АЛП наведена на рис. 2.4). У процесорі може бути одне універсальне АЛП для виконання всіх основних арифметичних і логічних операцій або декілька спеціалізованих для окремих видів перетворення інформації. При наявності декількох спеціалізованих АЛП збільшується кількість устаткування процесора, але при цьому значно підвищується його продуктивність за рахунок спрощення схем виконання окремих операцій. З огляду на те, що центральний процесор нового покоління повинен забезпечувати повну сумісність із процесорами попередніх поколінь, до складу обробного блока включається АЛП, що підтримує 8 і 16-бітові обчислення.





  1   2   3   4




Схожі:




База даних захищена авторським правом ©lib.exdat.com
При копіюванні матеріалу обов'язкове зазначення активного посилання відкритою для індексації.
звернутися до адміністрації