Поиск по базе сайта:
Мікропроцесори фірми Intel молодших поколінь icon

Мікропроцесори фірми Intel молодших поколінь




Скачати 129.86 Kb.
НазваМікропроцесори фірми Intel молодших поколінь
Дата конвертації15.11.2012
Розмір129.86 Kb.
ТипДокументи
1. /AKC/БЛАНК_контролю_нау.doc
2. /AKC/КОНТРОЛЬНА_АКС.doc
3. /AKC/ЛЕКЦIф_м1/01_ЛЕКЦIЯ__1.doc
4. /AKC/ЛЕКЦIф_м1/02_ЛЕКЦIЯ__2.doc
5. /AKC/ЛЕКЦIф_м1/03_ЛЕКЦIЯ__3.doc
6. /AKC/ЛЕКЦIф_м1/04_ЛЕКЦIЯ__4.doc
7. /AKC/ЛЕКЦIф_м1/05_ЛЕКЦIЯ__5.doc
8. /AKC/ЛЕКЦIф_м1/06_ЛЕКЦIЯ__6.doc
9. /AKC/ЛЕКЦIф_м1/07_ЛЕКЦIЯ__7.doc
10. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/01_x86.doc
11. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/02_Поколiння_процесорiв_з_1_по_7.doc
12. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/03_Процесори_молодших_поколiнь.doc
13. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/04_Мiкропроцесори_шостого_поколiння.doc
14. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/05_Архiтектура_IA64.doc
15. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/06_Огляд_сучасних_процесорiв.doc
16. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_00_ЛЕКЦIЯ__8.doc
17. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_ПРОЦЕСОРИ_мат.doc
18. /AKC/ЛЕКЦIф_м1/ЛЕКЦIЯ__8_процесори/_Типи процесорiв.doc
19. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_01_ОРГАНIЗАЦ_ПАМ+.doc
20. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_02_ДИНАМIЧНА_ПАМ+.doc
21. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_03_ТАЙМIНГИ+.doc
22. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_а_ЛЕКЦIЯ_ОП.doc
23. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_б_ЛЕКЦIЯ_Таймiнги.doc
24. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_10/10_в_ЛЕКЦIЯ_Огляд_ОП.doc
25. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_00_Фiзична структура HDD.doc
26. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_01_НАКОПИЧУВАЧI_+.doc
27. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ЛЕКЦIЯ_RAID_.doc
28. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_02_ПРИСТР_ЗБЕРЕЖ_ДАНИХ_1+.doc
29. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_03_IDE.doc
30. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_11/11_04_SCSI_.doc
31. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01_ШИНИ_розширення.doc
32. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01а_PCI.doc
33. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_12/12_01б_PCI_express.doc
34. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_00_Iнтерфейси.doc
35. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_01_СОМ.doc
36. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_02_LPT.doc
37. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_03+06_Iнтерфейси.doc
38. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_04_USB+FireWire.doc
39. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_05_Fibre Channel.doc
40. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_07_Bluetooth.doc
41. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_13/13_08_IrDa.doc
42. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_Вiдесистема.doc
43. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_00_вiдеоадаптер.doc
44. /AKC/ЛЕКЦIф_м2/ЛЕКЦIЯ_14/14_01_Аудио_ГУК_Р12.doc
45. /AKC/ПИТАННЯ+модуль2+акс.doc
46. /AKC/ПИТАННЯ_МОДУЛЬ_ь1+.doc
47. /AKC/тесты с ответами.doc
Національний авіаційний унуверситет
Завдання на контрольну роботу завданям курсової роботи з дисципліни «Архітектура комп’ютерних систем»
Тема 1 Класичні основи побудови еом. Покоління комп’ютерів
Тема 2 Основні архітектури кс
Тема: Системні ресурси Системними ресурсами
Тема: Системні ресурси. (продовження) Система переривань
Тема: Системні ресурси (продовження) Прямий доступ до пам'яті dma
1. Поняття системної плати
Тема організація введення-виведення І bios
X86 Intel 80x86
Архітектура і мікроархітектура процесорів. Покоління процесорів
Мікропроцесори фірми Intel молодших поколінь
Мікропроцесори шостого покоління
Архітектура ia-64
Arhitektura komp system
Рис 1 Верхній рівень структурної організації комп‘ютера
Зміст Введення
Тип процессора Микро-архитектура
Підсистеми пам'яті
Динамічне озп. Конструктивні особливості
Таймінги пам'яті поняття «таймінгів»
Тема 12. Класифікація запам’ятовуючих пристроїв. Типи оперативної пам’яті план лекції Поняття «пам’ять еом»
Тема 13. Таймінги
Arhitektura komp system
Тема 14. Фізична структура жорсткого диску
Жорсткі диски. Введення 2 Фізичний пристрій жорсткого диска 2
Raid-масиви початкового рівня Що таке raid?
Устройства хранения данных
Интерфейс ide ata/atapi и sата
Arhitektura komp system
8. pci/pci-x
Шини pci/pci-x
Шина pci express Шина pci express
Usb fireWire ps/2 ata (ide)/ атарі
Інтерфейс rs-232C — com-порт
Паралельний інтерфейс — lpt-порт
Універсальна послідовна шина
Usb (Universal Serial Bus універсальна послідовна шина) є промисловим стандартом розширення архітектури рс, орієнтованим на інтеграцію з телефонією І пристроями побутової електроніки. Версія 1
Fibre Channel Fibre Channel
Arhitektura komp system
Arhitektura komp system
Arhitektura komp system
Тема 11. Відеоадаптер
Img src= 44 html 2f3a33e
Питання до модуля №2
2) Основні компоненти машини фон Неймана 3) Які покоління комп’ютерів характеризуються децентралізацією управління процедурами вводу-виводу (системи переривання програм)
Які принципи програмно-керованих еом не використовувалися Нейманом

Мікропроцесори фірми Intel молодших поколінь

Перший мікропроцесор Intel 4004 був випущений в продаж в кінці 1970 р. Безумовно можливості Intel – 4004 були значно скромніші, ніж у центрального процесора великої ЕОМ, - він працював значно повільніше і міг обробляти одночасно тільки 4 біта інформації (процесори великих ЕОМ обробляли 16 чи 32 біта одночасно). Але в 1973 р. фірма Intel випустила 8-бітовий мікропроцесор Intel-8008, а в 1974 р. – його більш досконалу версію Intel-8080, яка до кінця 70-х років стала стандартом для мікрокомп’ютерної індустрії.

В 1974 р. деякі фірми об’явили про створення на основі мікропроцесора Intel-8008 комп’ютера, тобто пристрою, який виконую тіж функції, що і велика ЕОМ. На початку 1975 р. з’явився перший комерційно поширюваний комп’ютер Альтаїр-8800, який був побудований на основі мікропроцесора Intel-8080. Цей комп’ютер, який розробила фірма MITS, продавався за ціною біля 500 доларів. Хоча можливості його були досить обмеженими (оперативна пам’ять складала всього 256 байт, клавіатура і екран були відсутніми), його поява була сприйнята з ентузіазмом. В перші ж місяці було продано декілька тисяч комплектів машин. Покупці цього комп’ютера додавали йому додаткові пристрої: монітором для виведення інформації, клавіатурою, блоками розширення пам’яті і т. ін.. Скоро такі пристрої почали випускатися і іншими фірмами. В кінці 1975 р. Пол Ален і Білл Гейтс (майбутні засновники фірми Microsoft) створили для комп’ютера “Альтаір” інтерпретатор мови Basic, який дав змогу користувачам достатньо просто спілкуватися з комп’ютером і писати для нього програми.

Перший 16-розрядний процесор (перший процесор сімейства х86) і8086 фірма Intel випустила в 1978 році. Частота 5 МГц, потужність – 0.33 MIPS для інструкцій з 16 – бітними операндами (пізніше з’явилися процесори 8 та 10 МГц). Технологія 3 мкм, 29000 транзисторів. Пам’ять для адресації – 1 Мбайт. Через рік з’явилися і8088 – той же процесор, але з 8-розрядною шиною даних. З нього і почалася історія IBM PC, яка нерозривно пов’язана з подальшим розвитком процесорів Intel. Процесор і80286, який визначає наступний етап архітектури, з’явився тільки в 1982 році. Він вже мав 134000 транзисторів (технологія 1.5 мкм) і пам’ять для адресації 16 Мбайт. Його принципові новинки – захищений режим і віртуальна пам’ять розміром до 1 Гбайт – не знайшли масового застосування; більше він використовувався як швидкий процесор 8088.

Створення 32-розрядних процесорів (архітектура IA-32), було представлене в 1985 році моделью і80386 (275000 транзисторів, 1.5 мкм). Розрядність шини даних (як і внутрішніх регістрів) досягла 32 біт, пам’ять для адресації 4 Гбайт. З’явилися нові регістри, нові 32-бітні операції, суттєво допрацьований захищений режим, були введені режими V86 і сторінкове управління пам’яттю. Процесор знайшов широке застосування в PC, на його базі почалась розробка ОС Microsoft Windows з додатками. З того часу стала помітна тенденція “позитивного зворотного зв’язку”: на появу нового процесора виробники ПО реагують випуском нових привабливих продуктів, які вимагають іще більших ресурсів. Історія з процесором повторила долю 8086/8088: першу модель з 32-розрядною шиною даних (яка була названа 386DX) замінила модель 386SX з 16-розрядною шиною даних.

Процесор Intel486DX з’явився в 1989 році. Транзисторів – 1.2 млн, технологія 1 мкм. Від процесора суттєво відрізняється розміщенням на кристалі первинного кеша і вбудованого математичного співпроцесора – FPU (попередні процесори використовували зовнішні співпроцесори х87). Крім того, для підвищення виробничої потужності в цьому CISC-процесори (як і в подальшому) застосоване RISC-ядро. Далі з’явилися його різновиди, які відрізняються наявністю чи відсутністю співпроцесора, застосуванням внутрішнього множення частоти, політикою кешування і іншим. Тоді Intel зайнялася енергозбереженням, що відбилося і в лінії 386 – з’явився процесор Intel386SL.


П’яте покоління мікропроцесорів

Перші представники сімейства Pentium, які працюють на частотах 60 та 66 МГц, виготовлювалися за технологією 0.8 мікрон з напругою 5 Вольт і мали 3,1 млн. транзисторів, а процесори, які представляли більш пізніші покоління – використовують технологію 0.6 мікрон з напругою 3,3 В і мають 3,3 млн транзисторів. Починаючи з Pentium 120 використовується технологія 0,35 мікрон і напруга живлення до 2,8 В.

На відміну від попередніх мікропроцесорів з системою команд х86, процесори сімейства Pentium мали цілий ряд технологічних новинок, до яких відносяться :

  • близька до суперскалярної архітектура;

  • розділення кеш-пам’яті команд і даних;

  • попередження переходів;

  • високопродуктивні операції з плаваючою крапкою;

  • вдосконалена 64-розрядна шина даних;

  • засоби забезпечення цілосності даних;

  • SL-технологія із засобами керування енергоживленням;

  • підтримка багатопроцесорності;

  • морніторінг продуктивності;

  • підтримка різних розмірів сторінки пам’яті.

Суперскалярна реалізація процесора Pentium – два конвеєри, які можуть виконувати дві команди одночасно. Однак два конвеєри не є незалежними. При зупинці одного зупиняється і інший.

Кожна кеш-пам’ять процесора Pentium має розмір 8 Кбайт. Кеш-пам’ять є частково-асоціативним. Пошук необхідної інформації виконується в стандартних 32-байтових рядках.

Процесор Pentium – перший х86 сумісний мікропроцесор, який використовує технологію попередження переходів, яка раніше застосовувалась тільки у великих ЕОМ та RISC-процесорах.

Для операцій з фіксованої і плаваючою крапкою процесор Pentium використовує засоби обробки, які розміщені на одному кристалі. В процесорі застосовується блок обчислювальна з плаваючою крапкою, який використовує складні восьмиступінчаті конвеєри і внутрішні функції. Більшість команд з плаваючою крапкою починає виконуватися на одному із цілочисельних конвеїрів, а потім передаються на конвеїри з плаваючою крапкою. Звичайні функції з плаваючою крапкою для більш швидкого виконання реалізовані як внутрішні функції.




Рис. 3.4 Структура мікропроцесора Pentium

Завдяки 64-розрядній шині даних процесорів Pentium може обмінюватися даними з пам’ятю із швидкістю 528 Мбайт/сек..

З метою підвищення надійності систем, які створені на основі мікропроцесора Pentium, в ньому передбачені два засоби, які раніше були присутні тільки у великих ЕОМ, - внутрішнє знаходження помилок і тестування за допомогою функціональної надлишковості.

В процесорах Pentium починаючи з Pentium 90 застосовується нова технологія керування енергоживленням. Засоби енергоживлення працюють на двох рівнях: на рівні мікропроцесора і на рівні системи. Керування енергоживленням передбачає при виконанні задач переведення процесора в режим із зниженною тактовою частотою і зниженним споживанням живлення. Можлива навіть повна зупинка процесора (“сплячий” режим - SL).

В процесорі Pentium включені засоби підтримки мультипроцесорної обробки, що дозволяє використовувати його в мультипроцесорних системах.

Моніторінг продуктивності – це засіб процесора Pentium, який дозволяє проектувальникам системи і розробникам додатків оптимізувати їх апаратне і програмне забезпечення завдяки ідентифікації в програмному коді потенційно “вузьких місць”, що дозволяє оцінювати ефективність програмного коду відносно архітектури Pentium і виконувати детальну настройку додатків чи систем для отримання максимальної продуктивності.

Процесор Pentium підтримує як традиційний розмір сторінки пам’яті (4 Кбайт), так і збільшений розмір (4 Мбайт). Збільшений розмір сторінки дозволяє відображувати більші об’єкти і збільшує частоту вдалого звернення до сторінки, що підвищує продуктивність системи.

Процесор Pentium MMX наслідує особливості архітекутри Pentium, і крім цього розширює їх такими функціями: підтримку виконання мультимедійного набору команд; подвійний об’єм кеш-пам’ятей даних і команд (по 16 Кбайт кожний); покращену логіку попередженя переходів; розширену конвеєрізацію; більш глибоку буферизацію даних. Але разом з тим процесор Pentium MMX не має декілька функціональних властивостей, які мали попередні моделі сімейства: функціонального контролю за надлишковістю; підтримку мікросхем керування кешуванням; розділеної лінії звернення до кеш-пам’яті команд.

Мікропроцесор Pentium MMX має 4,5 млн транзисторів і технологію виробництва 0,35 мікрон. Особливістю процесора є використання двох напруг живлення – 3.3 В та 2,8 В. Розсіювальна потужність процесора складає 15.7 Вт.


Мікропроцесор I80386(і386)

Мікропроцесор 32-розрядний виконаний за HMOS-технологією на квадратному кристалі зі стороною 9,9 мм ( 100 мм2) мыстить 250 тис. Транзисторыв. Тактова частота – 16 … 33 МГц. Розміщується в керамічному кристалоносії із 132 виводами.

МП 80386 складається з центрального процесора, диспетчера пам’яті та інтерфейса шини.

Центральний процесор складається з блоку виконання та блоку інструкцій.Блок виконання містить вісім 32-розрядних регістрів загального призначення, котрі служать як для обчислення адреси, такі для операцій з данними, і 64-розрядний зсувний регістр для прискорення операцій зсуву, циклічного зсуву, множення та ділення. Логіка множення та ділення використовує алгоритм “41 біт на цикл”. Алгоритм множення встановлює інтеграцію, коли всі старші біти множника рівні нулю. Блок інструкцій декодує коди операцій і зберігає їх в черзі декодованих інструкцій для негайного використання блоком виконання.

Диспетчер пам’яті складається з блоку сегментування та блоку сторінкового перетворення. Сегментування дозволяє керувати простором логічних адрес завдяки введенню додаткової компоненти адресації. Ця компонента забеспечує простоту кодування та переміщення данних, а також ефективне зміщення. Механізм сторінкового перетворення працює всередині і прозорий для процесу сегментування. Він призначений для керування простором фізичних адрес. Кожний сегмент містить одну чи декілька сторінок по 4 Кбайт.

Процесор організований як конвейєр восьми незалежно працюючих пристроїв(рис. 5.6). Чотири пристрої ідентичні функціонально МП 80286. Шина адреси дозволяє адресувати фізичну пам’ять ємністю до 4 Гбайт. Швидкість передачі (кодів) по шині данних сягає 32 Мбайт/с. Сигналом BS16 можна динамічно змінювати розрядність данних, котрі передаються по шині данних. За цим сигналом пристрій спряження апаратно організує передачу 32-розрядних кодів послідовно протягом двох циклів по 16 розрядів кожний.

Пристрій попереднього деколування по коду команди формує 100-розрядну мікрокоманду, котра заноситься в чергу мікрокоманд. Пристрій керування і пристрій обробки “витягають” першу мікрокоманду з черги і забеспечують її виконання. Блок трансляції адрес, що складається з двох адрес, котрі забеспечують сторінкову і сегментну організацію пам’яті, формує фізичні адреси. Пристрій захисту перевіряє допустимість звертань до пам’яті і портів вводу/виводу.

Регістровий файл блоку обробки включає ті ж регістри, що і в процесорах 8086, 80286, але розширені до 32 розрядів. МП 80386 має 32 програмно доступних 32-розрядних регістри: 1) загального призначення; 2) сегментації; 3) прапорців; 4) керування; 5) системної адреси; 6) тестів; 7) налагоджування. Їм відповідають також всі способи адресації операндів (формування ЕА), типи і формати оброблювальних данних. Операції пересилання і арифметико-логічні

А31ø D31-Dø Сигнали керування шиною


Блок трансляції адрес



Пристрій попередньої вибірки команд


Черга команд




Пристрій спряження з шиною









Пристрій попереднього декодування команд


Черга мікрокоманд









Сторінковий

пристрій

КЕШ

сторінкових дескрипторів













Пристрій


обробки






Пристрій сегментації

Файл 32-розрядних регістрів


КЕШ

Сегментних дескрипторів


32-розряднийАЛП


64-розрядний

зсувач






Пристрій


захисту



Керування процесором







Busy error reset nmi intr сигнали керування

Процесом

Рис. 5.6. Структура МП 80386


можуть виконуватись над 8-, 16-, 32-розрядними данними. При частоті 16 МГц середня швидкодія рівняється 3,6 млн.оп./сек, для операцій типу регістр-регістр – 8 млн. оп./с.

МП I80386 має два режими роботи:

а) нормальної (реальної) адресації; б) захищеної віртуальної адресації.

При ініціалізації МП 80386 автоматично переходить в режим реальної адресації (як 80286), в якому емулюється робота МП 8086. Вцьому режимі завантажуються всі таблиці і системні регістри процесора, а після чого програмно виконується перехід до основного режимуроботи з вибранною організацією пам’яті.

В реальному режимі МП працює з 32-розрядною шиною данних і співпроцесором 80387. Крім того, реальний режим використовується для підготовки до роботи в захищеному режимі.

Захищений режим забеспечує доступ до розширених можливостей керування пам’яттю, сторінкової адресації і встановлення рівнів привілеїв процесора.

Знаходячись в захищеному режимі, програма забеспечення може виконувати переключення задач для входження в задачі режиму віртуального 8086.Кожна така задача працює з семантикою 8086, дозволяючи, таким чином, виконувати прикладну програму. Задачі віртуального 8086 взаємно ізолюються і захищаються один від одної чи від основної окремої системи 8086,. Використовуючи сторінкове перетворення і карту дозволів вводу/виводу.

В МП 80386 істотно відрізняється організація віртуальної памяті. Максимальна довжина сегмента збільшена до 4 Гбайт (в 8086-80286 – 64 Кбайта). Віртуальна адреса складається з 14-розрядного селектора, який завантажується в один з 6-ти сегментних регістрів, і 32-розрядної виконавчої адреси (зміщення в сегменті). Ємність віртуальної пам’яті, яка адресується, складає 246 = 64 Тбайт. Селектор сегмента (вміщує сегментні регістри) задає розташування дескриптора у відповідній локальній або глобальній таблиці, за якою визначається базова адреса сегмента, довжина сегмента і правила доступу. Сума базової та виконодавчої адреси обчислюється ідентичним чином як в МП 80286 і є вихідною для сторінкового пристрою. Ця сума в МП 80386 отримала назву лінійної адреси.

Лінійна адреса розбивається на три поля: 10-розрядне поле індексу в довіднику таблиць,10-розрядне поле індексу в таблиці сторінок і 12-розрядне поле зміщення в сторінці (рис. 5.7). Довжина сторінки складає 4 Кбайт, а вся фізична пам’ять розбивається на 220 сторінок. Довідник таблиць містить 1024 початкових адреси (вхідні точки) таблиць сторінок. Таблиця сторінок визначає 1024 початкові адреси сторінок в фізичній пам’яті. Початкова адреса довідника таблиць зберігається в спеціальному 32-розрядному регістрі – регістрі бази довідника таблиць.

Сума початкової адреси сторінки і зміщення з лінійної адреси дає фізичну адресу потрібної комірки пам’яті.

Інформація про 32 найбільш використовувані сторінки зберігається в спеціальному наборі регістрів (кеша) сторінкових дескрипторів, що дозволяє адресувати 128 Кбайт пам’яті без звертання до довідника і таблиці сторінок.


Індекс Індекс Зміщення

31 22 21 12 11 0



Лінійна Фізична адреса



+

Код

Індекс в довіднику

таблиць




32















+



32 Сторінка













Довідник

таблиць Таблиця

32 сторінок

31 0


Регістр бази довідника таблиць


Рис. 5.7. Сторінкова організація пам’яті в МП 80386

Є можливість програмно відключати як сегментацію пам’яті, так і пошук сторінок. Сегментація пам’яті відключається завантаженням всіх сегментних регістрів однаковими селекторами, які задають нульову базову адресу сегмента. Тоді 32-розрядна ЕА стає лінійною адресою. Формування фізичної адреси з перегляду таблиць можна відмінити встановленням відповідного розряду керуючого регістра. При цьому лінійна адреса сприймається як фізична.

В МП 80386 можливі чотири різні способи організації пам’яті:

1)безсторінкова несегментована, ємністю 4 Гбайт;

2) сторінкова несегментована, ємністю 4 Гбайт зі сторінками по 4 Кбайт;

3) сегментована безсторінкована віртуальна пом’ять, ємністю 64 Тбайт з сегментами по 4 Гбайт;

4)сторінкова сегментована віртуальна пам’ять, ємністю 64 Тбайт з сегментами по 4 Гбайт і сторінками по 4 Гбайт.

BIOS I80386. BIOS інколи розташовується в двох ІС ПЗП ємністю 256 КВ кожна. Одна з них містить базову систему вводу/виводу.

Інші ІС ПЗП можуть містити версію мови програмування високого рівня – BASIC, яку називають “касетною”.

BIOS структурно складається з декількох програм (табл.5.1).


Таблиця 5.1 – Структура BIOS

Початкова адреса

Призначення

00000

Вектори переривань BIOS

00080

Доступні вектори переривань

00400

Область даних BIOS

00500

Область ОЗУ користувача

С8000

Адаптер диска

F0000

ПЗУ

FE000

Область програм BIOS


Програма POST виконується кожний раз, коли вмикається живлення або проводиться системне скидання. POST переслідує дві цілі: виконує перевірку базових елементів системи та ініціалізує основні апаратні засоби.

Вектори переривань і процедура POST адресовані в молодші адреси ОЗП, і тому програма BIOS повинна ініціалізувати його після включення живлення.

BIOS також містить драйвери пристроїв і ряд програм системного сервісу. Виробники комп’ютерів постачають програми керування для всіх часто використовуваних пристроїв.





Схожі:




База даних захищена авторським правом ©lib.exdat.com
При копіюванні матеріалу обов'язкове зазначення активного посилання відкритою для індексації.
звернутися до адміністрації