Поиск по базе сайта:
Введение Содержание спецификации icon

Введение Содержание спецификации




НазваВведение Содержание спецификации
Сторінка1/8
Дата конвертації26.11.2013
Розмір1.42 Mb.
ТипРеферат
  1   2   3   4   5   6   7   8
1. /ISP DAS 081201.doc
2. /pci express.doc
3. /ris_int07.doc
4. /stup345.pdf
5. /wopint_08.doc
6. /Методичка по НВЛ08_050602.DOC
7. /Методичка по НВЛ08_081024.DOC
8. /Обзор.doc
9. /Парал_интерф/CompactPCI,PC104/Отчет.doc
10. /Парал_интерф/IEEE 1284_2.doc
11. /Парал_интерф/ISA.doc
12. /Парал_интерф/pci/pci-20/1.DOC
13. /Парал_интерф/pci/pci-20/2.DOC
14. /Парал_интерф/pci/pci-20/3.DOC
15. /Парал_интерф/pci/pci-20/4.DOC
16. /Парал_интерф/pci/pci-20/5.DOC
17. /Парал_интерф/pci/pci-20/6.DOC
18. /Парал_интерф/pci/pci-20/7.DOC
19. /Парал_интерф/pci/pci-20/8.DOC
20. /Парал_интерф/pci/pci-20/9.DOC
21. /Парал_интерф/pci/pci-20/CH1-3.DOC
22. /Парал_интерф/Спецификация PX1.doc
23. /Парал_интерф/Стандарт IEEE 1284.doc
24. /Парал_интерф/реферат по интерфейсам.doc
25. /Парал_интерф/хар_парал.инт.doc
26. /Послед_интерф/PCI_EXpr.doc
27. /Послед_интерф/RS485 для чайников.doc
28. /Послед_интерф/USB.doc
29. /Послед_интерф/Wi Fi.doc
30. /Послед_интерф/ПРЕОБРАЗОВАТЕЛИ ИНТЕРФЕЙСА USB.doc
31. /Послед_интерф/Реферат по ИРДА.doc
32. /Послед_интерф/стандарт CAN/Aldis.doc
33. /лит_инт.doc
34. /рб_пр_интерф_07.doc
С. П. Королева архитектура автоматизированных систем на основе модулей icp das серии i-7000
Курсовой проект «Интерфейс pci express»
Мс –модули сети, а адаптер, устройство согласования, цп
Вопросы по курсу "Интерфейсы асоиу" Общие вопросы организации интерфейсов
Проектирование измерительных систем на основе нвл-08
С. П. Королева проектирование измерительных систем на основе Многофункционального устройства нвл-08
Тема номера
Документация по интерфейсам: Compactpci, MicroPC, pc/104, pc/104+ Пояснительная записка к курсовому проекту по курсу "Интерфейсы асоиу"
Интерфейс ieee-1284
Интерфейс isa методические указания к курсу лекций «Интерфейсы автоматизированных систем обработки информации и управления» Самара 2005 Составитель: Иоффе Владислав Германович удк 681. 3 Интерфейс isa
Спецификация локальной шины pci
Реализация Хронология реализации
Реализация 0
Функционирование шины
Электрическая спецификация
Конструктивная спецификация
Руководство по системному проектированию pci, реализация 6, действует с 1 ноября 1992 года. Объединение запросов по техническим изменениям (ecrs)
Реализация 0
Диапазон сигнала Сопутствующие документы
Введение Содержание спецификации
Введение 2 Цель разработки 2 Терминология 3 Полезные ссылки 3 Обзор архитектуры pxi 3
С. П. Королева Стандарт ieee 1284 Подготовили: Есипов С. Б. Громов А. Е. Преподаватель: Иоффе В. Г
Министерство науки, высшей школы и технической политики российской федерации комитет по высшей школе самарский государственный аэрокосмический университет им. С. П. Королева факультет №6 Кафедра
Основные характеристики параллельных интерфейсов
Курсовой проект «Интерфейс pci express»
Ооо "Маяк": разводка печатных плат, разработка электронных систем управления
1. Общая характеристика 5 Структура usb 6
Пояснительная записка к курсовому проекту по дисциплине «Интерфейсы асоиу» на тему: «Интерфейс Wi Fi»
Преобразователи интерфейса usb на микросхемах ft8U232AM, ft8U245AM
Протокол связи IrDA
Протокол был разработан фирмой Robert Bosch GmbН для использования в автомобильной электронике, отличается повышенной помехоустойчивостью, надежностью и обладает следующими возможностями
Литература Основная литература
Федеральное агентство по образованию государственное образовательное учреждение высшего профессионального образования «самарский государственный аэрокосмический университет имени академика С. П. Королева»



Реализация 2.0



Глава 1

Введение

1.1. Содержание спецификации


Локальная шина PCI - это высокопроизводительная 32-битная или 64-битная шина с мультиплексированными линиями адреса и данных. Она предназначена для использования в качестве связующего механизма между высокоинтегрированными периферийными контроллерами ввода-вывода, периферийными встраиваемыми платами и системами процессор/память.

Спецификация локальной шины PCI, реализация 2.0, включает протокол, электрическую, механическую и конфигурационную спецификации для локальной шины PCI и плат расширения. Описания электрических сигналов приводятся для напряжений питания 3.3В и 5.0В.


Этот документ заменяет собой спецификацию PCI реализации 1.0, которая определяет связующий механизм только на уровне компонент. В данной второй реализации поддерживаются спецификации для устройств, разработанных в соответствии с версией 1.0 спецификации. Спецификация 2.0 локальной шины PCI заменяет собой следующие документы:


PCI Specification, Rev. 1.0 (Спецификация PCI, реализация 1.0).


Addendum to PCI Specification, Rev. 1.0 (Приложение к спецификации PCI,

реализация 1.0).


PCI Add-in Board/Connector Addendum* (Применение плат расширения/разъемов

PCI).


Peripheral Component Interconnect, Add-in Board/Connector (ABC) Addendum (Final Version) (Подсоединение периферийных устройств, применение плат расширения/разъемов - последняя версия).


PCI Electrical Definition, Rev. 1.0* (Описание электрических сигналов PCI, реализация 1.0).


* Доступно только членам Специальной группы интересов PCI (SIG)


Спецификация локальной шины PCI определяет аппаратное обеспечение PCI. За более подробной информацией относительно руководства по системному проектированию PCI и спецификации PCI BIOS обращайтесь в PCI SIG. За информацией, как вступить в PCI SIG или получить данные документы, обращайтесь к разделу 1.6.


Предварительные замечания


Операционные системы типа Windows и OS/2, ориентированные на графику, привели к появлению "узкого места" при передаче данных между процессором и периферийными устройствами в стандартных архитектурах ввода - вывода PC. Функции пересылки данных периферийных устройств с высокими требованиями к пропускаемой способности, близкой к пропускной способности системного процессора, могут устранить это "узкое место". Реальное повышение эффективности при использовании «локальной шины» наблюдается для графических интерфейсов пользователя (GUIs) и других функций, требовательных к большой ширине диапазона ввода-вывода (например, полноценное «видео», интерфейс SCSI, локальные вычислительные сети и т.д.).

Преимущества, обеспечиваемые отдельными разработками локальной шины, послужили причиной появления нескольких версий ее реализации. Выгоды установления открытого стандарта для шин системного ввода - вывода хорошо видны на примере производства PC. Важно отметить, что новый стандарт для локальных шин установлен для упрощения проектирования, снижения стоимости и расширения ассортимента отдельных компонентов локальной шины, а также плат расширения.


Применения локальной шины PCI


Главной целью разработки локальной шины PCI было установление промышленного стандарта высокоэффективной архитектуры локальной шины, которая ведет к снижению стоимости и допускает дифференциацию. В то время как главным для сегодняшних систем являются новые соотношения цена/производительность, очень важно, чтобы новый стандарт также учитывал будущие требования к системам и был применим на множестве платформ и архитектур. Рисунок 1-1 показывает множество направлений применения локальной шины PCI.




Рисунок 1-1: Применения локальной шины PCI


Несмотря на то, что первоначальной целью применения локальной шины было повышение возможностей настольных систем, она также учитывает требования к "переносным" приложениям и ведомственным серверам. Требования к напряжению питания в 3.3В для "переносных" приложений делают неизбежным учет перехода напряжения питания для настольных систем от 5В к 3.3В. Локальная шина PCI поддерживает оба напряжения питания и описывает методы перехода от одного из них к другому.

PCI-компоненты и интерфейс плат расширения не зависят от процессора, допуская эффективный переход к будущим поколениям процессора и использованию множества процессорных архитектур. Независимость от процессора позволяет оптимизировать локальную шину PCI для функций ввода-

вывода, делает возможным конкурирующую работу локальной шины с подсистемой процессор/память и позволяет использовать для графики множество высокопроизводительных периферийных устройств (видеосигналы изображения, локальная вычислительная сеть, SCSI, FDDI, жесткие диски и т.д.). Переход к расширенным видео- и мультимедийным дисплеям (а именно, к HDTV и с 3-мя измерениями) и другому многоразрядному вводу-выводу продолжит повышать требования к разрядности локальной шины. Имеющееся "прозрачное" расширение 32-разрядных шин данных и адреса до 64 разрядов, удваивает разрядность шины и делая возможным совместимость в прямом и обратном направлении периферии для 32-разрядной и 64-разрядной локальной шины PCI .


Стандарт локальной шины PCI предлагает дополнительные преимущества пользователям PCI-систем. Для PCI-компонентов и плат расширения определены регистры конфигурации. Система со встроенным программным обеспечением автоматической настройки делает легким эксплуатацию системы для ее пользователя, автоматически конфигурируя PCI-платы расширения при включении питания.


Краткий обзор локальной шины PCI

Блок-схема (рисунок 1-2) показывает типичную системную организацию локальной шины PCI. Этот пример не показывает какие-то характерные особенности архитектуры. В этом примере подсистема процессор/кэш 2-го уровня/память соединена с PCI через PCI-мост. Этот мост обеспечивает малое время задержки, за которое процессор может непосредственно обращаться к PCI устройствам, отображенным где-нибудь в адресных пространствах ввода-вывода или памяти. Он также обеспечивает широкую пропускную способность, позволяя управителям PCI напрямую обращаться в главную память. Мост может по необходимости исполнять такие функции, как буферизацию данных/регистрация и главные функции PCI (например, арбитраж).



Рисунок 1-2: Блок-схема PCI-системы


Типовые реализации локальной шины PCI могут поддерживать до 3-х разъемов плат расширения, а большие возможности для расширения и не требуются. PCI - разъем платы расширения выполнен в стиле разъема для Micro Channel (MC). Это означает, что эту же самую PCI - плату расширения можно использовать в ISA-, EISA- и MC - системах. PCI - платы расширения применяются с этим разъемом на материнских платах так, что это позволяет разместить разъем типа «папа» параллельно с разъемами системной шины. Для обеспечения быстрого и легкого перехода от питающего напряжения в 5В к напряжению в 3.3В PCI предусматривает два разъема для плат расширения: один - для 5В - технологии, а другой - для 3.3В - технологии.


Существуют PCI - платы расширения двух размеров: со стандартной длиной и укороченные. Системам не требуется поддерживать оба типа плат. Стандартные платы включают в себя ISA/EISA - расширитель, что позволяет использовать ISA/EISA - модули в ISA/EISA - системах. Для использования напряжений питания 5В и 3.3В и для «сглаживания» промежуточного перехода между ними, предусмотрено 3 типа плат расширения: плата «5 volt» (5В), которая вставляется только в разъемы с напряжением 5В; «универсальная» плата, которую можно вставлять как в 5В-, так и в 3.3В - разъемы; плата «3.3 volt» (3.3В), которая вставляется в разъем с напряжением 3.3В.


В настоящее время предусмотрены два типа плат объединения с PCI: ISA/EISA - и MC - совместимые. Оба взаимозаменяемые платы объединения должны быть совместно используемы с любой PCI - платой расширения, чтобы обеспечить использование платы во всех трех типах системы.


Типичная наименьшая разрядность «диапазона пропускания» принимается равной ширине разрядности стандартных плат ввода-вывода, типа ISA, EISA или MC. Одна компонента (или множество таких компонент) может образовывать стандартную шину расширения ввода- вывода на PCI, используемую в системе. В некоторых переносных или пользовательских системах такая стандартная шина расширения может не требоваться.


1.5 Особенности и преимущества локальной шины PCI.


Локальная шина PCI предусматривала создание стандарта для различных поколений подобного изделия, которым она является. Спецификация PCI дает возможность выбора характеристик, что позволяет рассмотреть множество «точек» соотношения «цена/производительность» и много функций, ведущих к рассмотрению на системном уровне и на уровне компонент. Эти особенности разделяются по следующим категориям:



  • «Прозрачный» переход от 32-разрядных данных (132 Мб/сек) к 64-разрядным (264 Мб/сек).

  • Переменная длина и переключаемый режим как для чтения, так и для записи, повышающие производительность при работе с графикой.

  • Произвольный доступ с малым временем задержки (задержка 64нс при записи во «вспомогательные» регистры из «управителя» шины).

  • Возможность полного параллелизма подсистемы процессор/память.

  • Синхронизация шины частотой до 33 Мгц.

  • Скрытый (перекрываемый) центральный арбитраж.



Высокая производительность:



  • Оптимизация для прямых «межкремниевых» соединений компонент, т. е. отсутствие «склеивающей логики». Электрические, частотные спецификации и спецификации драйверов (например, полная загрузка) реализованы в соответствии со стандартными ASIC -технологиями и другими типовыми процессами.

  • Мультиплексированная архитектура снижает количество выводов (47 - для сигналов подчиненного устройства, 49- для управителя) и уменьшает размеры корпуса PCI- компонент или обеспечивает дополнительные функции в корпусе заданного размера.

  • Одна плата расширения работает в ISA-, EISA- и MC - системах (с минимальными изменениями для «шасси» существующих разработок), что снижает капиталовложения и бережет нервы пользователю.
Низкая стоимость



  • Возможна поддержка полной автоконфигурации плат расширения и компонент локальной шины PCI. PCI - устройства имеют регистры, в которых хранится информация об устройстве, требуемая для конфигурирования.
Легкость в использовании



  • Независимость от процессора. Поддерживает множество семейств процессоров, в том числе и будущие их поколения (через переходники-«мосты» или путем прямой интеграции).

  • Поддержка 64-разрядной адресации.

  • Поддержка использования как напряжения в 5В, так и 3.3В для сигналов.

  • Специальные возможности делают переход в использовании напряжения 5В на 3.3В в промышленности более плавным.
Долговечность



  • Малый размер плат расширения.

  • Наличие сигналов, позволяющих оптимизировать напряжение питания для ожидаемой степени загруженности системы путем отслеживания работы плат расширения, что позволяет добиться от системы максимальной эффективности работы.

  • Более 2000 часов электрического моделирования в пакете PSPICE с коррекцией аппаратной модели.

  • Прямая и обратная совместимость с 32 - разрядными и 64 - разрядными платами расширения и компонентами.

  • Повышенная надежность и операционные возможности взаимодействия с платами расширения путем повышения требований к загрузке и частоте локальной шины на уровне компонент, уничтожение буферов и «склеивающей логики».

  • MC - тип разъемов расширения.
Возможности к взаимодействию / надежность



  • Возможности по полному управлению множеством PCI-мастеров, обеспечивающие одно-ранговый доступ любого PCI-«управителя» к любому другому PCI-«управителю» / управляемому устройству.

  • Общедоступный слот как для платы стандарта ISA, EISA или MC, так и для PCI - платы расширения (см. Главу 5 для дополнительных сведений).



Гибкость



  • PCI обеспечивает контроль по четности как для данных, так и для адреса, позволяя создавать устойчивые пользовательские платформы.
Целостность данных



  • PCI - компоненты могут быть полностью совместимы с существующим программным обеспечением и драйверами устройств и переноситься для различных классов платформ.
Программная совместимость


1.6. Управление


Данный документ поддерживается группой поддержки PCI - SIG. PCI SIG - независимая ассоциация членов индустрии микроЭВМ - создана для контроля и дальнейшей разработки локальной шины PCI тремя путями. Уставом PCI SIG предусматривается:


  • Поддержка прямой совместимости всех разработок локальной шины PCI или приложений на ее основе.

  • Поддержка спецификации локальной шины PCI как простой, легкой в использовании и устойчивой технологии в духе всего проекта.

  • Способствуйте учреждению локальной шины PCI, в качестве широкого промышленного стандарта, и технически долговечной архитектуры локальной шины PCI.


Членство в SIG доступно всем претендентам в производстве микроЭВМ. Выгоды от этого следующие:


  • Представление на рассмотрение изменений спецификации и предложений по приложениям.

  • Участие в рассмотрении изменений спецификации и предложений по приложениям.

  • Автоматическое получение изменений и приложений.

  • Права голоса при выборе членов в Комитет Управления.

  • Назначение идентификационных номеров (ID) продавцам.

  • Техническая поддержка PCI.

  • Поддержка документации и материалов по PCI.

  • Участие во программе встреч, конференций, спонсором которых является SIG, и других акциях, связанных с локальной шиной PCI.


За информацией относительно того, как стать членом SIG или для получения документации по локальной шине PCI, обращайтесь по адресу:


Phone (503) 696-2000

Fax (503) 693-0929


PCI Special Interest Group

M/S HF3-15A

5200 NE Elam Young Parkway

Hillsboro, OR 97124-6497



Глава 2

Описание сигналов


Для обработки данных, адресации, управления интерфейсом, арбитража и некоторых системных функций интерфейсу PCI требуется как минимум1 47 выводов для целевого устройства и 49 выводов - для «управителя». На рисунке 2-1 показаны функциональные группы выводов: слева указаны необходимые выводы, а справа - необязательные. Указание на рисунке 2-1 направления сигналов подразумевает комбинацию ведущего/целевого устройства.





Рисунок 2-1: Список выводов PCI


2.1. Описание типов сигналов


Input - стандартный входной сигнал .


Totem Pole Output - стандартный активный драйвер.


Tri-Stateâ - это двунаправленный, с тремя состояниями, входной/выходной вывод.


Sustained Tri-State - подчиненный активный низкий сигнал с тремя состояниями, управляемый одним и только одним агентом в одно и то же времени. Агент, который управляет низким уровнем выводов s/t/s, должен сделать его «высоким» хотя бы один раз перед тем, как оставить в свободном состоянии. Новый агент не может начать управлять сигналом s/t/s, пока не пройдет один такт после того, как предыдущий «владелец» сигнала переведет его в свободное состояние. Повышение уровня требуется для поддержания неактивного состояния, пока другой агент не начнет управлять сигналом, что обеспечивается центральным ресурсом.


Open Drain - открытый коллектор - позволяет использовать количество устройств путем объединения их по «ИЛИ».


2.2. Функциональные группы выводов


Описания выводов PCI объединены в функциональные группы, которые показаны на рисунке 2-1. Символ # в конце наименования сигнала показывает, что активное состояние сигнал имеет при низком уровне напряжения. Когда символ # отсутствует, сигнал активен при высоком уровне напряжения. Способ подачи сигнала, используемый для каждого вывода, показан после названия сигнала.


2.2.1. Системные выводы



Clock обеспечивает синхронизацию всех транзакций на PCI, а также является входным для каждого PCI - устройства. Все другие сигналы PCI, за исключением RST#, IRQ#, IRQB#, IRQC# и IRQD#, являются дискретными по фронту CLK, а другие временные параметры определяются относительно этой границы. PCI функционирует при частоте до 33 MHz, а в общем случае минимальная частота составляет 0 Гц; тем не менее, в главе 4 описаны специфичные для отдельных компонент ограничения (обращайтесь к разделу «Спецификация синхронизации»).
CLK входной



Reset используется для приведения специфичных для PCI регистров, секвенсоров и сигналов к соответствующему состоянию. К какому же эффекту приводит сигнал RST# для устройства, если PCI-секвенсор не поддерживает спецификацию PCI, за исключением начальных состояний регистров, которые требуются для конфигурации PCI? В любое время, когда присутствует сигнал RST#, необходимо привести все выходные сигналы PCI в нужное состояние. В общем случае это означает, что они должны быть тристабильными. Далее изменяется сигнал SERR# (открытый коллектор). Сигналы SBO# и SDONE2 можно установить в логически низкий уровень при условии, что выходы с тремя состояниями не поддерживаются. Сигналы REQ# и GNT# оба должны быть тристабильными (во время сброса ими нельзя управлять по высокому или низкому уровню). Для предотвращения изменения сигналов AD, C/BE# и PAR центральное устройство может управлять этими линиями в течение инициализации шины, но только по логическому низкому уровню - по высокому уровню управление невозможно. Сигнал REQ64# получает значение в конце инициализации, так, как это описано в разделе 4.3.2.

RST# может становиться активным или неактивным асинхронно по отношению к сигналу CLK. Несмотря на асинхронность, приведение сигнала в неактивное состояние гарантируется для «чистого» фронта, свободного от биений (искажений). За исключением случая, когда требуется доступ для конфигурации, после инициализации могут «откликаться» только те устройства, которым требуется перезагрузить систему.
RST# входной


2.2.2. Адресные выводы и выводы данных



Адрес и данные мультиплексированы на одних и тех же выводах PCI. Транзакция шины состоит из фазы адреса3 , сопровождаемой одним или большим количеством фаз данных. PCI поддерживает как чтение блоками, так и запись. Фаза адреса - это временной цикл, в котором активен FRAME#. В течение фазы адреса в AD[31::00] содержится физический адрес (32 бита). При вводе-выводе это - адрес байта, для конфигурации и памяти это - адрес двойного слова (DWORD). Когда идут фазы данных, AD[07::00] содержит младший значащий байт (lsb), а в AD[31::24] содержится старший значащий байт(msb). Записываемые данные «устойчивы» и правильны, когда активен сигнал IRDY#, а читаемые данные «устойчивы» и правильны, когда активен TRDY#. Данные передаются во время активности сигналов IRDY# и TRDY#.
AD[31::00] t/s



Выводы Bus Command и Byte Enables («команды шины и разрешение байта») мультиплексированы на одних и тех же выводах PCI. Во время фазы адреса транзакции, C/BE[3::0]# определяет команду шины (смотрите раздел 3.1 для уточнения). В течение фазы данных C/BE[3::0]# используется в качестве Byte Enable. Byte Enable допустим для всей фазы данных и определяет, какие части байта несут значимые данные. C/BE[0]# применяется к байту 0 (lsb), а C/BE [3]# применяется к байту 3 (msb).
C/BE[3::0] t/s



Parity - это контроль по четности4 по линиям AD[31::00] и C/BE[3::0]#. Для Генерирование контрольного кода по четности требуется для всех агентов PCI. Сигнал PAR стабилен и допустим в течение одного такта после фазы адреса. Для фаз данных PAR стабилен и допустим в течение такта после того, как будет активен IRDY# - при транзакции записи, или TRDY# - при транзакции чтения. Если присутствует только сигнал PAR, то это остается в силе только в течение одного такта после завершения текущей фазы данных. (PAR имеет ту же самую синхронизацию, что и AD[31::00], но с задержкой на один такт). «Хозяин» шины управляет сигналом PAR для фаз адреса и фаз данных при записи; подчиненное же устройство управляет сигналом PAR для фаз данных при чтении.
PAR t/s


2.2.3. Интерфейсные управляющие выводы



Cycle Frame (циклический временной интервал) управляется текущим «управителем» для указания начала и продолжительности доступа. FRAME# становится активным, когда надо указать начало транзакции шины. Пока FRAME# активен, идет передача данных. Когда сигнал FRAME# становится неактивным, транзакция переходит в заключительную фазу данных.
FRAME# s/t/s



Initiator Ready (готовность инициализации) показывает способность агента инициализации («управителя» шины) завершить текущую фазу транзакции данных. IRDY# используется вместе с TRDY#. Фаза данных завершается в любой момент времени, когда активны IRDY# и TRDY#. Во время записи, IRDY# показывает, что на линиях AD[31::00] присутствуют достоверные данные. При чтении это показывает, что мастер готов к приему данных. Циклы ожидания вставляются до тех пор, пока активны IRDY# и TRDY#.

IRDY# s/t/s



Target Ready (целевое устройство готово) показывает способность целевого агента (выбранного устройства) завершить текущую фазу данных транзакции. Сигнал TRDY# используется совместно с IRDY#. Фаза данных завершается в любом такте, когда активны оба сигнала TRDY# и IRDY#. При чтении TRDY# указывает, что на линиях AD[31::00] присутствуют достоверные данные. Во время записи это означает готовность целевого устройства к принятию данных. Циклы ожидания вставляются до тех пор, пока активны оба IRDY# и TRDY#.

TRDY# s/t/s



Stop показывает, что текущее подчиненное устройство посылает «управителю» запрос на останов текущей транзакции.
STOP# s/t/s



Lock показывает элементарную операцию, которой для завершения требуется множество транзакций. Неисключительные транзакции при активном LOCK# могут выполняться с адресом, который в текущий момент не блокирован. Разрешение исполнения транзакции на шине PCI не гарантирует контроля над LOCK#. Контроль над LOCK# можно получить в его собственном протоколе и при наличии GNT#. В то время, как единственный мастер монопольно управляет выводом LOCK#, возможно использование шины PCI различными агентами. Если устройство реализует исполняющую память (Executable Memory), то оно также должно установить LOCK# и гарантировать полное исключение доступа в этой памяти. Целевое устройство для доступа, поддерживающее LOCK#, должно обеспечить исключение минимум 16 байтов (с учетом выравнивания). Для главных интерфейсов, находящихся после системной памяти, также необходимо выполнить LOCK#.

LOCK# s/t/s



Initialization Device Select (выбор устройства инициализации) используется для выбора кристалла при транзакциях чтения конфигурации и записи.



IDSEL входной



Когда активным выводом Device Select (выбор устройства) управляют, он показывает, что управляющее устройство дешифрировало данный адрес как цель текущего доступа. DEVSEL# в качестве входа показывает, было ли выбрано на шине какое-то устройство.
DEVSEL# s/t/s


2.2.4. Арбитражные выводы (только для мастеров шины)



Сигнал Request (запрос) показывает арбитру, что данному агенту требуется поработать с шиной. Этот сигнал - типа «от одного пункта к другому». Каждый мастер имеет свой собственный вывод REQ#.
REQ# t/s



Сигнал Grant (разрешение) показывает агенту, что разрешен доступ к шине. Этот сигнал типа «от одного пункта к другому». Каждый мастер имеет свой собственный вывод GNT#.
GNT# t/s


2.2.5. Выводы для сообщения об ошибках


Выводы для сообщения об ошибках требуются5 всем устройствам:



Вывод Parity Error (ошибка контроля по четности) предназначен только для сообщения об ошибках контроля по четности во время всех транзакций PCI, за исключением специального цикла (Special Cycle). Вывод PERR# - три-стабильный и должен активно управляться агентом, получающим данные в течение двух тактов, после того, как обнаружена ошибка контроля данных по четности. Минимальная продолжительность PERR# - один такт для любой фазы данных, у которой обнаружена ошибка контроля данных по четности (если идут последовательно несколько фаз данных, каждая из которых имеет ошибку контроля данных по четности, то сигнал PERR# будет установлен за более, чем один такт). PERR# должен быть установлен в высокое состояние за один такт прежде, перед тем, как он перейдет в третье состояние со всеми соответствующими тристабильными сигналами. Не существует никаких специальных условий для случая, когда теряется ошибка контроля данных по четности или сообщается об отсроченной ошибке. Агент не может установить PERR#, пока он не разрешил доступ, установив DEVSEL# и завершив фазу данных.
PERR# s/t/s



System Error предназначен для выдачи сообщений об ошибках контроля по четности для адреса, по команде Special Cycle (специальный цикл), или любых других системных ошибках, когда результаты могут оказаться катастрофическими. Если агенту не требуется генерирование немаскируемого прерывания (NMI), то необходим механизм для сообщения о разных событиях. SERR# представляет собой открытый коллектор и управляется в течение единственного такта PCI, когда агент сообщает об ошибке. Установление SERR# синхронизировано во времени, при этом требуется время на установку и «замораживание» всех сигналов на шине. Однако установка SERR# в неактивное состояние происходит при небольшом повышении уровня напряжения (до той же величины, что и для тристабильных сигналов), и это должно обеспечиваться системным разработчиком, а не агентом или центральным ресурсом. Такое повышение напряжения может занимать от двух до трех временных интервалов до полного восстановления SERR#. Агент, который посылает операционной системе сигналы SERR#, делает это в любой момент времени, когда установлен сигнал SERR#.

SERR# o/d



  1. Выводы прерывания (необязательно)


Прерывания на PCI произвольны и определяются как «чувствительные к уровню», т.е. устанавливаются по низкому уровню (отрицательное «истинно»), при этом для устройств используется выход с открытым коллектором. Переход сигналов INTx# в активное состояние и обратно асинхронно по отношению к CLK. PCI предусматривает одну линию прерываний для устройства с одной функцией, и до четырех линий прерывания - для многофункциональных6 устройств или соединителя. Для одно-функционального устройства может использоваться только линия INTA#, в то время как три других линий прерывания не имеют никакого значения.


INTA# o/d Interrupt A - используется для запроса прерывания.


INTB# o/d Interrupt B - используется для запроса прерывания и имеет значение только для многофункционального устройства.


INTC# o/d Interrupt C - используется для запроса прерывания и имеет значение только для многофункционального устройства.


INTD# o/d Interrupt D - используется для запроса прерывания и имеет значение только для многофункционального устройства.


Любая функция на многофункциональном устройстве может быть соединена с любой линией INTx#. Регистр вывода прерывания определяет, какая из линий INTx# используется для запроса прерывания. Если устройство реализует единственную линию INTx#, то она называется INTA#; если реализуются две строки, то они называются INTA# и INTB#; и т.д. Все функции многофункционального устройства могут использовать одну и ту же линию INTx#, либо каждая функция может иметь собственную линию (по максимальному количеству функций), либо любую комбинацию такого набора. Одна и та же функция не может генерировать прерывание более, чем на одной линии INTx#.


Поставщик системы свободен в выборе способа объединения различных сигналов INTx# из разъема PCI, для их соединения с контроллером прерываний. Они могут быть объединены по «ИЛИ», либо переключаться электроникой под управлением программы, либо как-то иначе, путем комбинации вышеперечисленных способов. Это означает, что драйвер устройства не может делать какие-то «предположения» относительно совместного использования прерываний. Все драйверы PCI - устройств должны обладать способностью к совместному использованию прерываний (цепочек прерываний) с любым другим логическим устройством, включая устройства в этом же самом многофункциональном модуле.


2.2.7. Выводы поддержки кэша (необязательно)

Кэшируемая память PCI должна реализовывать оба вывода поддержки кэширования в качестве входных, чтобы разрешить работу как с кэшем сквозной записи, так и с кэшем обратной записи. Если кэшируемая память размещена на PCI, то интерфейс, соединяющий кэш обратной записи и PCI, должен реализовывать оба вывода в качестве выходных; а интерфейс, соединяющий PCI и кэш сквозной записи, может реализовывать только один вывод, как это описано в разделе 3.8.


Snoop Backoff указывает удачную попытку для изменения состояния линии. Когда сигнал SBO# неактивный, и активен SDONE, то это означает успешный результат «вмешательства».



SBO# вх/вых



Snoop Done указывает состояние «вмешательства» для текущего доступа. Когда сигнал неактивен, то это показывает, что результат «вмешательства» все еще ожидается. Когда сигнал активен, то это показывает, что «вмешательство» завершено.



SDONE вх/вых


2.2.8. Выводы расширения шины до 64-бит (необязательно)

Выводы расширения до 64 бит в общем случае не обязательны. Это означает, что если расширение до 64 бит используется, то задействованы все выводы в этой секции.


Address и Data (адрес и данные) мультиплексированы на одних и тех же выводах и обеспечивают 32 дополнительных разряда. В течение фазы адреса (когда используются команды ЦАП и когда активен REQ64#) передаются старшие 32 бита 64-разрядного адреса; в противном случае, эти биты резервные7 , но при этом они устойчивы и не определены. В течение фазы данных, когда активны REQ64# и ACK64#, передаются дополнительные 32 бита данных.
AD[63::32] t/s



Bus Command и Byte Enables (команды шины и разрешение байта) мультиплексированы на одних и тех же выводах. В течение фазы адреса (когда используются команды ЦАП и когда активен REQ64#) передается фактическая команда шины по линиям C/BE[7::4]#; в противном случае, эти биты зарезервированы и не определены. В течение фазы данных, по линиям C/BE[7::4]# передается байт, который показывает, какой байт содержит значимые данные, при условии, что активны оба сигнала REQ64# и ACK64#. Сигнал C/BE[4]# применяется к байту 4, а C/BE[7]# применяется к байту 7.
C/BE [7::4]# t/s



Когда Request 64-bit Transfer управляется текущим «управителем» шины, то он показывает, что тот желает передать данные, использую для пересылки 64 бита. REQ64# имеет такие же временные параметры, что и FRAME#. REQ64# получает значение в конце сброса, как это описано в разделе 4.3.2.



REQ64# s/t/s



Когда Acknowledge 64-bit Transfer управляется устройством, которое успешно дешифрировало данный адрес в качестве агента текущего доступа, то он показывает, что агент желает передать данные, используя при этом 64 бита. ACK# имеет такие же временные параметры, как и DEVSEL#.




ACK64# s/t/s



Parity Upper DWORD - это бит контроля по четности, который защищает линии AD[63::32] и C/BE[7::4]. PAR64 идет в течение одного такта после фазы начального адреса, когда активен REQ64, и по линии C/BE[3::0] поступает команда ЦАП. Также PAR64 идет в течение такта после второй фазы адреса команды ЦАП.

PAR64 устойчив и корректен для тех фаз данных, когда активны REQ64# и ACK64#, в течение одного такта, когда активен IRDY# при транзакции записи, или активен TRDY# при транзакции чтения. PAR64 допустим один раз, это остается в течение такта после завершения фазы данных. (PAR64 имеет те же временные параметры, что и AD[63::32], но с задержкой на один такт). «Мастер» управляет PAR64 во время фазы адреса и фазы записи данных; агент управляет PAR64 во время фаз чтения данных.
PAR64 t/s


2.2.9. Выводы JTAG / периферийного сканирования (необязательно)

Стандарт IEEE 1149.1, Порт для тестирования и архитектура периферийного сканированияTest Access Port and Boundary Scan Architecture»), включен в качестве необязательного интерфейса для PCI устройств. Стандарт IEEE 1149.1 определяет правила и ограничения для проектирования ИС (интегральных схем) в соответствии с 1149.1. Включение в состав устройства порта для тестирования (TAP - Test Access Port) позволяет использовать периферийное сканирование для проверки устройства и платы, на которой данное устройство установлено. TAP состоит из четырех выводов (в общем случае - из пяти), которые используются для организации последовательного интерфейса с контроллером TAP внутри PCI- устройства.


Test Clock используется для синхронизации ввода собранной информации и данных в устройство и их вывода во время работы с TAP.

TCK in



Test Data Input используется для последовательного ввода в устройство тестирующих данных и команд при работе с TAP.
TDI in



Test Output используется для последовательного вывода тестирующих данных и команд из устройства при работе с TAP.
TDO out



Test Mode Select используется для управления в устройстве состоянием контроллера TAP.
TMS out



Test Reset обеспечивает асинхронную инициализацию контроллера TAP. Этот сигнал по стандарту IEEE 1149.1 необязателен.
TRST# in


Данные выводы TAP должны работать при тех же электрических условиях (5В или 3.3В), что и буферы ввода-вывода PCI - интерфейса устройств. Кроме того, управление выводом TDO необязательно должно быть таким же, как это делается для стандартных выводов шины PCI. Способ управления TDO должен быть указан в техническом паспорте устройства.

Поставщик системы ответственен за проектирование и функционирование в системе последовательных цепочек стандарта 1149.1 («кольца»). Дополнительные к шине PCI сигналы не используются в «многоточечном» режиме. Обычно «кольцо» по стандарту 1149.1 создается путем соединения вывода TDO одного устройства с выводом TDO другого, чтобы получить последовательную цепочку устройств. В этом случае микросхемы получают одни и те же сигналы TCK, TMS и необязательные сигналы TMS#. Все кольца по стандарту 1149.1 соединены либо с тестирующим разъемом материнской платы для целей тестирования, либо к ИС резидентного контроллера по стандарту 1149.1.

Спецификация PCI поддерживает платы расширения с разъемом, который предусматривает сигналы периферийного сканирования. Устройства на плате расширения можно соединять в цепочку на материнской плате.

Методы соединения и использования системы колец по стандарту 1149.1 с платами расширения включают:

  • Использование кольца по стандарту 1149.1 на плате расширения только во время тестирования этой платы расширения на производстве. В этом случае, кольцо по стандарту 1149.1 на материнской плате не должно контактировать с сигналами по стандарту 1149.1 для плат расширения. Материнская плата должна самотестироваться непосредственно в ходе производства.

  • Создание для каждой платы расширения в системе независимых колец, по стандарту 1149.1, на материнской плате. Например, если на плате есть два разъема расширения, то на материнской плате должны оставаться свободные кольца по стандарту 1149.1.

  • Инициализацию ИС, которая допускает иерархичную многоточечную адресацию по стандарту 1149.1. Это позволит обрабатывать множество колец по стандарту 1149.1 и разрешит многоточечную адресацию и операции.

  • Платы расширения, не поддерживающие стандарт интерфейса IEEE 1149.1, должны осуществлять переход от вывода TDI платы к выводу TDO.

За более подробной информацией относительно использования JTAG / Периферийного сканирования в PCI - системе обращайтесь к PCI System Design Guide (Руководству по системному проектированию PCI).

2.3. Остальные сигналы

Обеспечиваются все основные механизмы пересылки, в основном, универсальные, а также множество мастеров. Однако это не препятствует повышению эффективности изделия за счет вспомогательных сигналов (sideband). В качестве таких сигналов могут использоваться любые сигналы, которые не входят в спецификацию PCI, но которые соединяют два или более PCI - агентов и имеют значение только для них. Данные сигналы могут использоваться для одного или большего количества устройств с целью объединения их специфичных состояний и обеспечения максимальной эффективности использования в системе шины PCI. Эти сигналы предусматриваются в разъеме PCI. Отсюда следует, что на них действуют ограничения, связанные с планарным расположением. Кроме того, данные сигналы могут нарушать специфицированный протокол для определенных сигналов PCI, либо приводить к таким нарушениям протокола.


2.4. Функции центрального ресурса

Вне этой спецификации термин центральный ресурс используется для описания опорных выводов шины, обеспечиваемых главной системой, обычно для PCI - интерфейса, либо стандартного интерфейса. Эти функции могут включать следующее (но этим не ограничиваться):

  • Центральный арбитраж.

  • Приведение требуемых сигналов в активное состояние, как это описано в разделе 4.3.3.

  • Вычитающее дешифрирование. Только один агент на шине PCI может использовать вычитающее дешифрирование и, обычно, предоставлять интерфейс к стандартной шине расширения (смотрите раздел 3.2.2.).

  • Генерирование индивидуальных сигналов IDSEL для каждого устройства в целях конфигурации системы.

  • Управление сигналом REQ64# во время инициализации.


  1   2   3   4   5   6   7   8




Схожі:




База даних захищена авторським правом ©lib.exdat.com
При копіюванні матеріалу обов'язкове зазначення активного посилання відкритою для індексації.
звернутися до адміністрації