Поиск по базе сайта:
Интерфейс ieee-1284 icon

Интерфейс ieee-1284




Скачати 108.87 Kb.
НазваИнтерфейс ieee-1284
Дата конвертації26.11.2013
Розмір108.87 Kb.
ТипДокументи
1. /ISP DAS 081201.doc
2. /pci express.doc
3. /ris_int07.doc
4. /stup345.pdf
5. /wopint_08.doc
6. /Методичка по НВЛ08_050602.DOC
7. /Методичка по НВЛ08_081024.DOC
8. /Обзор.doc
9. /Парал_интерф/CompactPCI,PC104/Отчет.doc
10. /Парал_интерф/IEEE 1284_2.doc
11. /Парал_интерф/ISA.doc
12. /Парал_интерф/pci/pci-20/1.DOC
13. /Парал_интерф/pci/pci-20/2.DOC
14. /Парал_интерф/pci/pci-20/3.DOC
15. /Парал_интерф/pci/pci-20/4.DOC
16. /Парал_интерф/pci/pci-20/5.DOC
17. /Парал_интерф/pci/pci-20/6.DOC
18. /Парал_интерф/pci/pci-20/7.DOC
19. /Парал_интерф/pci/pci-20/8.DOC
20. /Парал_интерф/pci/pci-20/9.DOC
21. /Парал_интерф/pci/pci-20/CH1-3.DOC
22. /Парал_интерф/Спецификация PX1.doc
23. /Парал_интерф/Стандарт IEEE 1284.doc
24. /Парал_интерф/реферат по интерфейсам.doc
25. /Парал_интерф/хар_парал.инт.doc
26. /Послед_интерф/PCI_EXpr.doc
27. /Послед_интерф/RS485 для чайников.doc
28. /Послед_интерф/USB.doc
29. /Послед_интерф/Wi Fi.doc
30. /Послед_интерф/ПРЕОБРАЗОВАТЕЛИ ИНТЕРФЕЙСА USB.doc
31. /Послед_интерф/Реферат по ИРДА.doc
32. /Послед_интерф/стандарт CAN/Aldis.doc
33. /лит_инт.doc
34. /рб_пр_интерф_07.doc
С. П. Королева архитектура автоматизированных систем на основе модулей icp das серии i-7000
Курсовой проект «Интерфейс pci express»
Мс –модули сети, а адаптер, устройство согласования, цп
Вопросы по курсу "Интерфейсы асоиу" Общие вопросы организации интерфейсов
Проектирование измерительных систем на основе нвл-08
С. П. Королева проектирование измерительных систем на основе Многофункционального устройства нвл-08
Тема номера
Документация по интерфейсам: Compactpci, MicroPC, pc/104, pc/104+ Пояснительная записка к курсовому проекту по курсу "Интерфейсы асоиу"
Интерфейс ieee-1284
Интерфейс isa методические указания к курсу лекций «Интерфейсы автоматизированных систем обработки информации и управления» Самара 2005 Составитель: Иоффе Владислав Германович удк 681. 3 Интерфейс isa
Спецификация локальной шины pci
Реализация Хронология реализации
Реализация 0
Функционирование шины
Электрическая спецификация
Конструктивная спецификация
Руководство по системному проектированию pci, реализация 6, действует с 1 ноября 1992 года. Объединение запросов по техническим изменениям (ecrs)
Реализация 0
Диапазон сигнала Сопутствующие документы
Введение Содержание спецификации
Введение 2 Цель разработки 2 Терминология 3 Полезные ссылки 3 Обзор архитектуры pxi 3
С. П. Королева Стандарт ieee 1284 Подготовили: Есипов С. Б. Громов А. Е. Преподаватель: Иоффе В. Г
Министерство науки, высшей школы и технической политики российской федерации комитет по высшей школе самарский государственный аэрокосмический университет им. С. П. Королева факультет №6 Кафедра
Основные характеристики параллельных интерфейсов
Курсовой проект «Интерфейс pci express»
Ооо "Маяк": разводка печатных плат, разработка электронных систем управления
1. Общая характеристика 5 Структура usb 6
Пояснительная записка к курсовому проекту по дисциплине «Интерфейсы асоиу» на тему: «Интерфейс Wi Fi»
Преобразователи интерфейса usb на микросхемах ft8U232AM, ft8U245AM
Протокол связи IrDA
Протокол был разработан фирмой Robert Bosch GmbН для использования в автомобильной электронике, отличается повышенной помехоустойчивостью, надежностью и обладает следующими возможностями
Литература Основная литература
Федеральное агентство по образованию государственное образовательное учреждение высшего профессионального образования «самарский государственный аэрокосмический университет имени академика С. П. Королева»


Интерфейс IEEE-1284.

Интерфейс относится к классу внешних интерфейсов, достоинством которых по сравнению с внутренними является возможность создания устройств любых габаритов и с различными требованиями к электрическим характеристикам; легкость соединения с периферийными устройствами, не требующая использования слотов внутри ПЭВМ, сохранение слотов ISA, PCI для обслуживания быстродействующих устройств.

Эти свойства особенно актуальны при разработке подсистем сбора с использованием аналоговых элементов, АЦП, ЦАП, так как внутренние магистрали ПЭВМ не имеют источников питания с необходимыми метрологическими характеристиками и подвержены влиянию импульсных помех.

На основе этого интерфейса выполнены LPT-порты ПЭВМ IBM PC. BIOS может поддерживать до 4 портов. Наиболее часто используются LPT1 и LPT2, которые имеют следующие базовые адреса и вектора прерываний: LPT1 –378h, IRQ7, LPT2 – 278h, IRQ5.

Традиционно порты служат для подключения принтеров, сканеров, модемов, внешних запоминающих устройств и других периферийных устройств, скорость которых не превышает (4,5 –5) МБ/c.

Стандарт на интерфейс предусматривает следующие режимы передачи данных:

  1. стандартный режим SPP (Standart Parallel Port). Однонаправленный вывод по протоколу Centronics.

  2. Niblle Mode – ввод байта в два цикла по 4 бита, используя линии регистра состояния

  3. Byte Mode – двунаправленный обмен по линиям данных. Направление передачи задаётся специальным битом регистра управления.

Эти режимы обеспечивают программный ввод/вывод и ввод/вывод по прерыванию. Управление процессом обмена (формирование и анализ сигналов) выполняется программой, которая взаимодействует с регистром управления, регистром состояния и регистром данных.

Большие скорости обмена обеспечивают режимы, управление в которых реализовано аппаратными средствами.

  1. EPP ( Enhanced Parallel Port) Mode – двунаправленный обмен данными, при котором управляющие сигналы интерфейса генерируются контроллером аппаратно во время обращения к порту.

  2. ECP ( Extended Capabiliti Port ) Mode – в отличии от EPP Mode этот режим обеспечивает обмен с помощью FIFO буферов, каналов ПДП с возможностью аппаратного сжатия данных по методу RLE (Run Length Encoding).

Режимы порта задаются в BIOS Setup и могут быть установлены в зависимости от особенностей периферийного устройства.

Конструктивная совместимость обеспечивается только типом разъема: на плате адаптера ПЭВМ установлена розетка разъема DB-25, а на кабеле соответственно – вилка ( тип А).

В последних разработках могут использоваться 36-контактные разъемы ( типа В и С).

Электрическая совместимость регламентирует требования к параметрам разъема, типу кабеля, его волновому сопротивлению, параметрам импульсов, особенностям электрического согласования приемника и передатчика.

При выполнении требований информационной совместимости необходимо анализировать особенности линий интерфейса, назначение которых отличается в различных режимах передачи данных, протоколы обмена и способы их реализации.

Для определения режимов и методов управления конкретным устройством стандарт предусматривает определенный протокол согласования для установки требуемого режима интерфейса.

Для лучшего понимания различий программного и аппаратного управления рассмотрим более подробно режимы SPP и EPP. Подробное описание интерфейса IEEE-1284 изложено в приложении.


Режим SPP

SPP является программно управляемым режимом, реализующим протокол обмена Centronics. Отечественным аналогом этого режима является интерфейс ИРПР-М. Протокол предусматривает возможность формирования запроса аппаратного прерывания по импульсу на входе АСК*

Структура магистрали:

ШД (07) – однонаправленная. Обеспечивает передачу из ПЭВМ в периферийное устройство ПУ.

ША отсутствует.

ШК AutoLF* – автоматический перевод строки. При низком уровне этого сигнала, получив символ CR, принтер автоматически выполняет функцию перевода строки.

Init* - инициализация (сброс) устройства

ШС Sеlect - сигнализирует о включении принтера (ПУ)

Error* – ошибка. Информирует о неисправностях ПУ

PaperEnd – конец бумаги

Аck* – подтверждение приёма данных. Может использоваться для формирования запроса прерывания


Busy – занято. Передача данных выполняется только при низком уровне сигнала

ШУО Strobe* – строб данных. Данные фиксируются по низкому уровню сигнала.

SlctIn* – выбор принтера. При высоком уровне принтер не воспринимает другие сигналы интерфейса.

Для работы с портом предусмотрено 3 программно доступных регистра: регистр данных PrD, регистр состояния PrC, регистр управления PrУ. Адрес регистра данных соответствует базовому адресу порта Base, а адреса других смещены соответственно на Base+1 и Base+2. Форматы регистров приведены в приложении.




Вывод информации выполняется под управлением процессора. Передача начинается выводом байта в РгД. Если ACK=1,считывается информация из РгС и проверяется сигнал BUSY на равенство нулю. Цикл ожидания этого сигнала не должен превышать фиксированного времени тайм-аута. По получении BUSY=0 в РгУ программно формируется сигнал строба Strobe*, по срезу которого ПУ устанавливает сигнал BUSY=1, запускается внешнее устройство, например принтер, и сбрасывается сигнал АСК. После завершения операции, ПУ устанавливает сигнал ACK, который готовит порт для выполнения следующей передачи.

Если реализуется вывод по прерыванию, то в регистре управления необходимо установить четвертый бит (разрешения прерываний ACKINTEN). Запрос прерывания формируется срезом сигнала АСК.

Для вывода одного байта требуется 4-5 обращений к программно доступным регистрам, если отсутствует цикл ожидания сигнала готовности. Поэтому скорость обмена не превышает 100-150 Кбайт/сек.

Недостатки режима Centronics:

  • программно управляемый обмен

  • однонаправленная передача

  • сложность реализации двунаправленного обмена.

  • отсутствие линий питания

  • ограниченное число портов LPT

Его рекомендуют использовать для сопряжения с относительно медленными устройствами.

Стандартом предусмотрен режим Fast Centronics, в котором протокол обмена реализуется аппаратно, а для увеличения скорости передачи используются буферы FIFO и режим ПДП.

При проектировании нестандартных средств сопряжения с портом, работающим в режиме SPP, необходимо помнить, что

регистр управления обеспечивает 5 линий вывода информации, доступных для записи/чтения со стороны компьютера;

регистр состояния-5 входных линий, доступных только для чтения;

регистр данных-8 выходных линий.

Это позволяет в определённых задачах использовать РгС для ввода данных, а РгУ – для вывода данных, реализуя, например, двунаправленный обмен в рамках тех ограничений, которые накладывают особенности программно доступных регистров.

В некоторых случаях свободные выходы портов можно использовать в качестве линий питания +5В, так как. ток короткого замыкание выходных усилителей составляет величину около30мА.

Режим SPP до сих пор используют для связи ПЭВМ с нестандартными устройствами, так как с его помощью можно реализовать программно любой протокол обмена. В режимах ЕPP и ЕСP такая возможность отсутствует, так как они используют аппаратную реализацию протокола, при которой назначение линий интерфейса изменять нельзя.


Режим ЕPP

Особенностью режима является аппаратный протокол обмена под управлением контроллера порта. Протокол обеспечивает четыре цикла передачи данных: запись/чтение данных, запись/чтение адреса.

Циклы данных предназначены для передачи данных между контроллером и периферией.

Циклы адреса могут использоваться для передачи адреса канала, команды или управляющей информации. Эти циклы могут рассматриваться, в частности, как два различных цикла данных.

Разработчик может использовать и интерпретировать информацию адреса / данных любым способом, который имеет смысл для конкретного проекта. Выходной разъём такой же, как в режиме SPP, изменяются только функции линий (смотри приложение).

Состав магистрали:

ШАД (7-0) – двунаправленные линии адреса/данных

ШК: W*/R – запись/чтение внешнего устройства, формируемый контроллером порта. Низкий уровень - в цикле записи, высокий – в цикле чтения;

RESET*-сигнал сброса ПУ.

ШС: WAIT* – сигнал ожидания (квитирования). Низкий уровень указывает на начало цикла передачи данных, а высокий – на его завершение.

ШУО: DATASTB* – строб записи данных, ADDRSTB* – строб записи адреса

ШП: INTR*-запрос прерывания от ПУ. Если прерывание замаскировано, значение этого бита можно прочитать в 6 разряде РгС.

ШСУС: 3 входных линии, поступающие в регистр состояния (разряды 3, 4, 5), которые можно использовать как резервные линии по усмотрению разработчика ПУ.



Особенность режима ЕРР состоит в том, что инициатором обмена является контроллер порта ПЭВМ. Аппаратная активизация обмена по сигналам ПУ не предусмотрена. Обмен по инициативе ПУ может быть организован только программным способом с использованием линий РгС, определяемых пользователем.

Программная модель порта в режиме ЕРР включает следующие программно доступные регистры:

BASE+0 – регистр данных SPP

+1 – регистр состояния SPP/EPP

+2 – регистр управления SPP/EPP

+3 – регистр адреса EPP

+4 – регистр данных EPP

+(5 – 7) – регистры данных для 16- и 32-разрядного ввода-вывода

Команда чтения/записи в соответствующий регистр инициирует выполнение аппаратного цикла ввода-вывода в ПУ. Скорость обмена ограничена сверху пропускной способностью магистрали ISA и быстродействием контролера порта. Фактически контролер является унифицированным блоком связи интерфейса ISA с ПУ и позволяет порту в режиме ЕРР передавать данные со скоростью магистрали ISA.

Увеличение скорости обмена по сравнению с программным циклом обеспечивает использование инструкции передачи строк REP_IO.

В зависимости от длины линий, реализации контроллера порта, быстродействия ПУ скорость обмена в этом режиме может составлять (0.5 – 2) МБ/сек.

Принцип обмена информации рассмотрим на примере временной диаграммы цикла записи данных (см. рисунок ). По команде процессора OUT формируется сигнал IOW* на магистрали ISA и в регистр данных ЕРР записываются данные. Контроллер генерирует сигнал записи W* и данные передаются на внешнюю ШАД. Если ПУ готово к записи информации, оно сбрасывает сигнал WAIT (WAIT=0). Только в этом случае формируется строб записи данных DATASTB*. После приёма данных ПУ формирует фронт WAIT и цикл записи завершается аппаратно. Время ожидания готовности ПУ ограничено таймаутом магистрали(обычно 15 мкс, но могут устанавливаться в контролере собственные таймеры и это время может быть меньше 5 мкс.

Адресный цикл выполняется аналогично, но в качестве сигнала синхронизации используется ADDRSTB*.

Формирование запроса прерывания выполняется аналогично режиму SPP.

Некоторые контроллеры ЕРР допускают 16/32-битовое обращение к регистру данных. В этом случае происходит автоматическая генерация двух или четырех циклов шины, начиная со смещения 4. Подобная процедура будет выполняться быстрее, чем то же количество одиночных циклов.

Принцип проектирования модулей в стандарте IEEE-1284 аналогичен рассмотренному в главе, посвященной ISA.

Структура модуля, подключённого к интерфейсу, состоит из блока связи с интерфейсом БСИ и функционального блока ФБ.

Проектирование начинается с анализа требуемых характеристик функционального блока: быстродействие, количество программно доступных регистров, их разрядность.

На основании структуры ФБ определяется состав шин и линий внутреннего интерфейса модуля.

БСИ обеспечивает взаимодействие контроллера порта и функционального блока.

Проектирование рассмотрим на примере блока многоканального АЦП, входящего в состав многофункционального модуля. Предполагается, что кроме АЦП к внутренней магистрали модуля могут быть подключены и другие функциональные блоки.

Для реализации многоканального преобразования необходим аналоговый мультиплексор АМ на n входов, 16-разрядный АЦП, запуск которого выполняется сигналом «Пуск», а в момент окончания преобразования формируется сигнал «Готовность». Так как выходная шина адреса/данных 8-разрядная, необходимо данные с выхода АЦП мультиплексировать. Для этих целей служат шинные формирователи данных ШФД. Применение ШФД целесообразно в том случае, если предполагается расширение модуля за счет других программно доступных регистров. Если используется только АЦП, то ШФД можно не применять. В этом случае один из байтов записывается во входной регистр адреса РгАвх, а другой – передается в ШФД БСИ. Запись в РгАвх выполняется импульсом, формируемым схемой временной задержки СВЗ. В зависимости от быстродействия АЦП сигнал готовности может передаваться в формирователь сигнала Wait ФW, в регистр состояния контроллера порта или на линию прерывания. Так как в ФБ имеется несколько программно доступных регистров, необходим дешифратор ДША, на выходах которого формируются сигналы выборки Csi.

Приведенная внутренняя магистраль и структура БСИ модуля претендует на некоторую универсальность. Для конкретного примера она избыточна.

Выходной регистр адреса РгАвых выполняет основные управляющие функции. В общем случае его формат зависит от структуры функционального блока. Для многоканального АЦП, например, формат этого регистра может иметь следующий вид:


адрес

управление

№канала


Поле адреса предназначено для организации выборки программно доступных регистров модуля. В поле управления можно кодировать команды, необходимые для функционирования модуля, например, команду «Запуск АЦП». Последнее поле управляет аналоговым мультиплексором. В зависимости от сложности модуля поля могут использовать позиционное или унитарное кодирование. Запись информации в РгАвых выполняется сигналами ASTB* и W*/R и командой OUT BASE+3, а его выборка – по сигналу ФБ.

Входной регистр адреса РгАвх может выполнять функции буферного регистра данных, при работе с двухбайтовыми данными. Запись в РгАвх осуществляется сигналом ФБ, а его чтение командой IN BASE+3 , при выполнении которой формируются сигналы ASTB* и W*/R .

Шинный формирователь данных ШФД обеспечивает согласование нагрузки ФБ с внешней магистралью контроллера порта. Обращение к нему выполняется командами IN или OUT BASE+4.

Выполнение каждой команды обращения к регистрам контроллера порта должно завершаться формированием сигнала WAIT*. Для этого необходим формирователь ФW, на входы которого должны поступать сигналы окончания цикла ввода-вывода информации.

Если время выполнения операций в модуле больше установленного тайм-аута., то в этом случае следует применять ввод-вывод по прерыванию ( линия INTR) или по флагу готовности.

Резервные линии могут использоваться качестве дополнительных линий данных, для анализа сигналов состояния модуля (флаги готовности, изменение направления передачи) и так далее.

Приведенные структуры в отличие от канонического режима ЕРР используют программно-аппаратный протокол обмена: запись – чтение данных в БСИ выполняется аппаратно, а организация взаимодействия с ФБ – программная. Однако скорость ввода-вывода будет выше, чем в режиме Byte Mode, используемого для двунаправленного обмена.

Режим ЕРР можно рассматривать как средство расширения адресного пространства УВВ. Используя только 5 адресов из адресного пространства ПЭВМ, можно обеспечит доступ к 256 программно доступным регистрам ПУ.


Режим ЕСP


Режим ЕСP обеспечивает, как и ЕРР, высокоскоростной двунаправленный обмен данными, между ПУ и ЭВМ. Протокол поддерживает 2 типа цикла: запись/чтение данных и команд. Командный цикл подразделяется на 2 типа: передача канальных адресов (как в EPP) и счётчик RLC (Run-Length Count). Стандарт определяет сжатие .данных по методу RLE, суть которого сводится не к передаче однородных байт, а к передаче значений байт и количества его повторений. Этот метод , позволяет достичь коэффициента сжатия до 64 при передаче растровых изображений, которые имеют длинные строки повторяющихся байт.

Буферизация типа FIFO на входе и выходе

EPP:



ECP:



В отличие от EPP, обмен с магистралью ISA осуществляется через буфер, который управляется программным драйвером. Управление входным FIFO выполняет контролер. При этом сохраняется аппаратная реализация протокола. Применяется режим ПДП, программный в/в и в/в по прерыванию. Эти приёмы позволяют увеличить скорость обмена до 5Мбайт/сек. В отличие от режима EPP, в этом режиме ПУ может управлять направлением передачи данных. Это позволяет обслуживать одно устройство, в состав которого входят несколько логических устройств, например, комбинированное устройство типа факс-принтер-модем. Если одно из логических устройств занято, контролер не переходит в цикл ожидания, а работает с другим устройством.

В ECP определены следующие режимы передачи:

-SPP;

-Byte Mode (порт1);

-Fast Centronics(аппаратная реализация режима Centronics c каналами ПДП);

-EPP;

-режим тестирования FIFO и прерывания;

-доступ к регистрам конфигурации.

Число программно доступных регистров увеличивается до 10. При этом используются адреса (400-402)h.



Схожі:




База даних захищена авторським правом ©lib.exdat.com
При копіюванні матеріалу обов'язкове зазначення активного посилання відкритою для індексації.
звернутися до адміністрації